2008 Fiscal Year Annual Research Report
並列処理による高速経路探索に基づいた次世代光・IP連携ネットワークの研究
| Project/Area Number |
19360178
|
|---|
| Research Institution | Keio University |
|---|
Principal Investigator |
山中 直明 Keio University, 理工学部, 教授 (80383983)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
岡本 聡 慶應義塾大学, 大学院・理工学研究科, 准教授 (10449027)
荒川 豊 慶應義塾大学, 大学院・理工学研究科, 助教 (30424203)
|
|---|
| Keywords | GMPLS / 並列リコンフィギュラブルプロセッサ / DAPDNA-2 / 最短経路探索 / ダイクストラ法 / オンチップ仮想ネットワーク / トラヒックエンジニアリング / マルチレイヤ |
|---|
| Research Abstract |
本研究では次世代光ネットワーク制御技術であるGMPLS (Generalized Multi-Protocol Label Switching)においてより高効率かつ柔軟なトラヒック制御を実現するための高速な最短経路探索手法と、それに基づく新しい光パス決定アルゴリズムの提案を目的としている。本年度では「高速最短経路オフローディングエンジンの実装」と「仮計算を用いたIPレイヤおよび光レイヤの相互影響を考慮するパス設計手法に関する研究」を行った。前者では、リコンフィギュラブルプロセッサDAPDNA2上に高速最短経路探索エンジンを実装した。そして、最も有名なソフトウェアルータであるGNU Zebraでの最短経路計算部分を、高速最短経路探索エンジンにオフローディングするように改造し、経路探索をオフローディング可能なルータを作成した。ノイマン型のプロセッサ(ペンティアム4)を使用した最短経路計算と比較して、計算実行時間を約2桁改善可能であることを示した。後者では、光パスの構築・切断がIPレイヤに与える影響を考慮した光パス設計手法を提案した。構築可能なすべての光パスに関して仮想的にパスを張った場合の最短経路を計算することで、最適な光パスの設計が可能となるが、計算量の増大が懸念される。そこで、従来の数学的な手法と違い、リコンフィギュラブルプロセッサDAPDNA2のチップ上に仮想ネットワークを構築し、パケットの動きによって現実のトラピック変動を求めるという実験的手法を提案した。第一段階として、チップ上への仮想ネットワークの実装と、仮想ネットワークを用いた最短経路計算を行い、動作を確認した。また、シミュレータおよび評価ボード上で評価を行い、計算実行時間を従来方式より改善できることを示した。次の段階として、大規模ネットワークの仮想化、マルチメトリックを考慮した計算手法の提案を進める予定である。
|
Research Products
(9 results)
