2007 Fiscal Year Annual Research Report
EQ-Seuenceによるフロアプランの自動配置と配線システム
| Project/Area Number |
19500018
|
|---|
| Research Institution | Kumamoto University |
|---|
Principal Investigator |
趙 華安 Kumamoto University, 大学院・自然科学研究科, 教授 (60258340)
|
|---|
| Keywords | VLSIレイアウト / フロアプラン / 配置と配線 / システムオンチップ |
|---|
| Research Abstract |
VLSI(超大規模集積回路)の集積度が大幅に向上しており、搭載する回路規模が同程度であれば、チップ面積の減少、または、使用するチップ面積が同程度であれば、搭載される回路規模の増大である。VLSIの集積度の増大により、VLSIの設計は複雑化になり、VLSI設計の自動化が急務として強く要求されている。
VLSIの自動設計の主なステップは、レイアウト設計である。つまり、モジュール(性能をもつ回路)を自動的に配置・配線することである。レイアウト設計における最初の工程がフロアプラン(floorplan)である、回路はn個のモジュールからなるとすると、フロアプランはチップをn個の小長方形領域(room)に切り分け、それぞれのモジュールを割り当て、配置を実現する。配置した後にモジュール間の配線を行う。フロアプランを表現するために、いろいろな符号化が提案された。配置と配線の効率は、フロアプランの符号化により大きく影響される。
本研究は、提案した符号化EQ-Sequenceを用いて、まず最適配置を求める。.最適配置の上で概略配線を行い、各ネットの通る配線チャンネル、総配線長などを見積もる。概略配線の結果はフィードバックされ、高位合成のRTL設計または再配置するために利用され、最適な自動レイアウト設計を行なえる。EQ-Sequenceの特長は、(1)room間の隣接関係をはっきり表現できる。(2)符号の情報密度が高い(符号が短い)。(3)符号化(encode)と復号化(decode)および最適化操作の計算量は、全て0(n)である。
平成19年度において、中国南京郵電大学の協力を得て、EQ-Sequenceによる自動配置のプログラム化が完成した。ベンチマークami33とami49のシミュレーション配置結果:そのWhite-Space(未使用面積/チップ面積)は約3%以下に達している。来年度の配置と配線の全自動化を行うために、19年度研究目標は予想通りに実現されている。
|
Research Products
(4 results)
