• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2007 Fiscal Year Annual Research Report

次世代LSIのための信号劣化回避型テスト方式に関する研究

Research Project

Project/Area Number 19500047
Research InstitutionKyushu Institute of Technology

Principal Investigator

温 暁青  Kyushu Institute of Technology, 大学院・情報工学研究科, 教授 (20250897)

Co-Investigator(Kenkyū-buntansha) 梶原 誠司  九州工業大学, 情報工学部, 教授 (80252592)
KeywordsLSIテスト / 高信頼化
Research Abstract

本年度は、信号劣化による歩留まり低下のメカニズムの解明(基礎解析1)及び信号劣化による誤テストを回避するための信号変化数上限の導出(基礎解析2)を目標に実施した結果、以下の研究成果を得ることができた。
研究成果1(信号劣化による歩留まり低下のメカニズムの解明) 信号劣化現象の3つの側面(電圧降下、信号間干渉、金属原子移動)について実験を行った結果、スキャンテストのキャプチャモードにて発生する誤動作の主な原因は、テスト入力で活性された長いパス(クリティカル・パス)の近傍の電圧降下(IR-Drop)によるパス遅延の増加にあることを突き止めた。これに基づいて、信号劣化による誤動作の可能性を測るために、CCT(Critical Capture Transition)という評価基準を提案した。CCTはクリティカル・パスの活性化情報、近傍情報、及び状態遷移情報を反映しており、従来のWSA(Weighted Switching Activity)基準より高い有効性を有している。
研究成果2(信号劣化による誤テストを回避するための信号変化数上限の導出) 信号劣化による誤動作を回避するために、信号変化数の精確な上限を決める必要がある。本研究では、電源・回路の物理設計情報を考慮し、被検査回路を複数の領域(Region)に分割し、1つの領域に1つの電源ビアを対応させる。更に、回路全体の信号変化数(サイクル合計値とサイクル最大値)及び各領域の信号変化数(サイクル合計値とサイクル最大値)という4種類の基準で信号値変化数の上限を決める。実回路データを用いた実験の結果、その精度の高さを確認した。特に、これらの上限値で誤動作の危険性なしと判定されたテスト入力は、実回路データを用いた解析では動作の危険性ありと判定されたケースがなく、提案上限値による誤判定がないことが示された。

  • Research Products

    (6 results)

All 2007

All Journal Article (1 results) (of which Peer Reviewed: 1 results) Presentation (4 results) Book (1 results)

  • [Journal Article] A Novel ATPG Method for Capture Power Reduction During Scan Testing2007

    • Author(s)
      X.Wen, S.Kajiihara, K.Miyase, T.Suzuki, K.K.Saluja, L.-T.Wang, K.Kinoshita
    • Journal Title

      IEICE Trans. Inf. & Syst. E90-D

      Pages: 1398-1405

    • Peer Reviewed
  • [Presentation] Estimation of Delay Test Quality and Its Application to Test Generation2007

    • Author(s)
      S.Kajihara, S.Morishima, M.Yamamoto, X.Wen, M.Fukunaga, K.Hatayama, and T.Aikyo
    • Organizer
      IEEE/ACM Int'l Conf.on Computer-Aided Design
    • Place of Presentation
      San Jose, USA
    • Year and Date
      2007-11-06
  • [Presentation] A Method for Improving the Bridging Defect Coverage of a Transition Delay Test Set2007

    • Author(s)
      K.Miyase, X.Wen, S.Kajihara, M.Haraguchi, and H.Furukawa
    • Organizer
      IEEE Int'l Workshop on Defect Based Testing
    • Place of Presentation
      Santa Clara, USA
    • Year and Date
      2007-10-26
  • [Presentation] A Novel Scheme to Reduce Power Supply Noise for High-Quality At-Speed Scan Testing2007

    • Author(s)
      X.Wen, K.Miyase, S.Kajihara, T.Suzuki, Y.Yamato, P.Girard, Y.Ohsumi, and L.-T.Wang
    • Organizer
      Proc.IEEE Int'l Test Conf.
    • Place of Presentation
      Santa Clara, USA
    • Year and Date
      2007-10-25
  • [Presentation] Critical-Path-Aware X-Filling for Effective IR-Drop Reduction in At-Speed Scan Testing2007

    • Author(s)
      X.Wen, K.Miyase, T.Suzuki, S.Kajihara, Y.Ohsumi, K.K.Saluja
    • Organizer
      IEEE/ACM Design Automation Conference
    • Place of Presentation
      San Diego, USA
    • Year and Date
      2007-06-06
  • [Book] Advanced SOC Test Architectures - Towards Nanometer Designs (Chapter 7: Low-Power Testing)2007

    • Author(s)
      L.-T. Wang, C. Stroud, N. A. Touba (Chapter 7: P. Girard, X.Wen, N. A. Touba)
    • Total Pages
      37-103
    • Publisher
      Elsevier Science (Massachusetts, USA)

URL: 

Published: 2010-02-04   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi