2007 Fiscal Year Annual Research Report
組合せ回路のテスト生成複雑度に基づく上流からのVLSIテスト容易化合成法
| Project/Area Number |
19500048
|
|---|
| Research Institution | Hiroshima City University |
|---|
Principal Investigator |
井上 智生 Hiroshima City University, 情報科学研究科, 教授 (40252829)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
市原 英行 広島市立大学, 情報科学研究科, 准教授 (50326427)
吉川 祐樹 広島市立大学, 情報科学研究科, 助教 (50453212)
|
|---|
| Keywords | テスト容易化設計 / VLSI-CAD / システムオンチップ / ディペンダブル・コンピューティング / テスト生成 |
|---|
| Research Abstract |
本年度は研究計画に従い、レジスタ転送レベル(RTレベル)での機能的情報に基づく無閉路可検査性に関する考察を中心に行った.具体的な成果は以下のとおりである.
(1)拡張無閉路検査性の証明とテスト生成アルゴリズムの確立:既に提案されている「拡張無閉路可検査性」は、その定義は示されているものの、その条件を満たす順序回路のテスト生成の正当性(組合せ回路のテスト生成アルゴリズムでテスト生成可能なこと)が証明されていなかった.今年度は、拡張無閉路可検査順序回路に対する時間展開モデル生成アルゴリズムを提案するとともに、それを用いたテスト生成の正当性の証明を行った.この証明は、RTレベルでのテスト容易性を考察する上での前提となる.
(2)RTレベル情報と無閉路可検査性との関係:加算器やALUの機能情報は、そのままスルー機能と対応することを確認した.RTレベル回路ベンチーマークを例題として、RTレベル回路情報から無閉路可検査性を判定できることを確認した.
(3)RTレベルモジュールの機能情報と可検査性:今年度は、無閉路可検査性におけるマルチプレクサ(MUX)の役割を具体的に考察した.無閉路可検査性の部分クラスである切り替え平衡構造の概念を拡張することで、無閉路可検査性のさらに広いクラスの存在を示すことができる.
成果(2)、(3)については、いずれもその具体例を示すことができたものの、その有効性の効果を検討する予備実験までは至らなかった.平成20年度は予備実験を行ってその有効性を確認しながら、さらなるクラス拡張のための考察が課題となる.
|
Research Products
(2 results)
