2007 Fiscal Year Annual Research Report
| Project/Area Number |
19560243
|
|---|
| Research Institution | Doshisha University |
|---|
Principal Investigator |
土屋 隆生 Doshisha University, 工学部, 教授 (20217334)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
菅原 英子 北陸先端科学技術大学院大学, 情報科学研究科, 助教 (90401950)
|
|---|
| Keywords | FPGA / DHM / VHDL / 音場シミュレーション / バーチャルリアリティ / HPC |
|---|
| Research Abstract |
本研究では,ディジタルホイヘンスモデル(DHM)によるコンサートホールの実現について基礎的な検討を行った。DHMは非常に単純なアルゴリズムで音場の計算が行えるため,ハードウェア化が容易となる。本研究では,DHM回路をFPGA上に実装し,リアルタイムシミュレーションの可能性を検討した。
本研究でははじめに,DHM回路の基本設計を行った。まず,データ長であるが,先行研究によりDHMは演算が単純なため固定小数点演算が可能であることがわかっている。3次元のDHMシミュレータをC言語によりソフトウェア的に実現し検討を行ったところ,32ビットあれば十分な精度が確保できることが分かった。また,入出力データ長はCD音質を確保するため16ビットとしてシミュレーションを行った結果,十分な精度を確保できた。っぎに,2次元DHM回路のハードウェア化を行った。プラットホームとしてXilinx社のFPGAを採用し,ハードウェア記述言語であるVHDLでコーディングを行った。その結果,1つのDHM回路あたり約190のスライスで構成可能であることがわかった。しかしながら,LUT数では約60%しか使用されていないことから,まだいくらかの改善の余地が認められる。また,2次元音場をFPGA上に構築したところ10×10の回路を合成できた。さらに,24MHzのクロック周波数で動作可能であることが実験により確かめられた。これは,1秒間に42億要素を計算可能な能力(2.4GFUPS)に相当する。最後に,16ビットのパラレルインターフェースを実装し実験を行ったところ,368kbpsで通信可能であることが示された。シミュレーション結果の実際の音としての評価は今後の課題である。
|
