2008 Fiscal Year Annual Research Report
遅延変動耐性を有する高信頼データパス回路の理論と最適合成に関する研究
| Project/Area Number |
19560340
|
|---|
| Research Institution | Japan Advanced Institute of Science and Technology |
|---|
Principal Investigator |
金子 峰雄 Japan Advanced Institute of Science and Technology, 情報科学研究科, 教授 (00185935)
|
|---|
| Keywords | 集積回路 / 高位合成 / データパス回路 / 信号伝播遅延 / 遅延変動 / 微細化 / 資源割当 / 順序クロッキング |
|---|
| Research Abstract |
本研究はLSIの製造時ばらつき,動作時動的変動の下で,機能的に正しく動作し続けるデータパス回路方式を考案すると共に,そのデータパス設計手法の確立,応用回路方式の提案を目的とする.平成19年度において議論した構造的遅延変動耐性を基礎とし,平成20年度においては,新たに幾つかの方式を考案し,構造的遅延変動耐性と組み合わせる事により,より資源効率のよい耐遅延変動性を有するデータパス回路の合成に成功している.
・ 回路が制御タイミング的に正しく動作するための条件としてセットアップ条件とホールド条件があり,前者は信号の最大伝播遅延に,後者は信号の最小伝播遅延に,それぞれ強く制約される.そこで,演算器の最小遅延補正と構造的遅延変動耐性のためのレジスタ割当を組み合わせたデータパス回路を提案し,その最適合成問題のNP困難性やILPによる解法を明らかにした.
・ 遅延変動下においてホールド条件を保証するBDD(Backward Data Direction)クロッキングに注目し,構造的遅延変動耐性のためのレジスタ割当と組み合わせる事により,競合のないクロッキング順序にて,全てのホールド条件に対する遅延変動耐性を満足させるデータパス回路を提案し,その最適合成問題のNP困難性やILPによる解法を明らかにした.
本研究を通し,これまで資源量の観点からのみ語られてきたレジスタ割当問題が,近年重要な問題として認識されるようになってきた遅延変動への耐性にも大きく関わることを明らかにした.これは,データパスの高位合成に対する考え方を根本から変革するものである.
|
