2008 Fiscal Year Annual Research Report
CMOS互換不揮発メモリによる製造後補正を前提とした新アナログ回路設計法の研究
| Project/Area Number |
19560347
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
中村 和之 Kyushu Institute of Technology, マイクロ化総合技術センター, 教授 (60336097)
|
|---|
| Keywords | マナログ回路 / トリミング / 不揮発メモリ / 素子ばらつき / 製造後補正 / リファレンス回路 / ワーストケース / インターフェース回路 |
|---|
| Research Abstract |
トランジスタの微細化により、素子の性能ばらつきや経年変化等の問題が深刻になっている。特にアナログ回路は、それらの影響を特に受けやすく、従来の最悪ばらつき条件での動作を保証するワーストケース設計法では、性能が著しく低く制限されてしまう。現在でも、基準電圧や基準発振等の高旨精度が要求される分野では、製造後に素子特性の補正をかけるトリミング技術が利用されているが、将来的には、すべてのLSI設計で、トリミング技術は渇望されるものとなってくる。本研究では、1従来のワーストケース設計法から、製造後にトリミングを行うことを前提とした全く新しい回路設計法を提案・研究を行う。具体的には、製造後に補正をかけることを前提とした新しいアナログLSI回路の設計・回路を検討する。その実証として、LSIの試作を行う。
補正情報の記憶手段としては、我々のグループで過去に行ったCMOS互換の不揮発メモリ技術をベースにし、研究の成果としては、すべてのアナログ回路ブロックで汎用性の高いブロックであるリファレンス電圧、および、リファレンス周波数発生回路にフォーカスし、これらの回路にアナログトリミング技術を適用した新規回路方式を検討した。その結果、トリミングのベースとなるメモリ回路の動作マージン評価を行なうとともに、従来の回路と互換性を確保しつつ、アナログトリミングの実装を可能にした新規なインターフェース方式を考案し、チップ開発、および評価を行った。本チップについては、今年度国際学会への投稿を計画。また、昨年度PCT出願した基本特許は、JSTの支援を得て、H21年度に各国移行を行なうことが決定した。
|
