2008 Fiscal Year Final Research Report

Study on novel analog design method using post-fabrication trimming with CMOS non-volatile memories

Research Project

Project/Area Number	19560347
Research Category	Grant-in-Aid for Scientific Research (C)
Allocation Type	Single-year Grants
Section	一般
Research Field	Electron device/Electronic equipment
Research Institution	Kyushu Institute of Technology
Principal Investigator	NAKAMURA Kazuyuki Kyushu Institute of Technology, マイクロ化総合技術センター, 教授 (60336097)
Co-Investigator(Renkei-kenkyūsha)	MORIMOTO Hiroyuki 九州工業大学, マイクロ化総合技術センター, 産学官連携研究員
Project Period (FY)	2007 – 2008
Keywords	CMOS / 集積回路 / アナログ回路 / 素子ばらつき / トリミング / 製造後補正 / 不揮発メモリ / レギュレータ
Research Abstract	従来のワーストケース設計法から、製造後にトリミングを行うことを前提とした全く新しい回路設計法の提案・研究を行った。具体的には、アナログ回路ブロックで汎用性の高いブロックであるリファレンス電圧発生回路にフォーカスし、これらの回路に新規回路設法を適用した。その結果、従来の回路と互換性を確保しつつ、アナログトリミングの実装を可能にした新規なインターフェース方式を考案し、チップの開発・評価を行った。

(2 results)