2008 Fiscal Year Annual Research Report
統計的タイミング解析用次世代アルゴリズムとバラツキ考慮設計手法の確立に関する研究
| Project/Area Number |
19560353
|
|---|
| Research Institution | Chuo University |
|---|
Principal Investigator |
築山 修治 Chuo University, 理工学部, 教授 (90142314)
|
|---|
| Keywords | 統計的静的遅延解析 / 混合正規分布 / 遅延ばらつき / 遷移時間ばらつき / アルゴリズム / 集積回路設計 / 設計自動化 |
|---|
| Research Abstract |
本研究では,高性能システムLSIの耐ばらつき設計に不可欠となる統計的タイミング解析のための新しいアルゴリズムの構築を目的に,小型液晶ディスプレイ用駆動回路に対するばらつき考慮設計手法ならびに遅延と遷移時間のばらつきを2つ同時に伝搬させるタイミング解析手法について考察した.本年度は,前年度に考案した混合正規分布(正規分布の確率重み付き和:Gaussian Mixture Model)を用いてばらつきを表現した統計的静的遅延解析手法を完成させ,モンテカルロシミュレーションとの比較により性能を検証した.また,論理ゲートの2つの入力が同時に遷移する確率を計算する手法,論理回路において与えられたパスがクリティカルパスになる確率を計算する手法,ならびにクリティカル遅延のばらつきを削減する際,どの論理ゲートの遅延ばらつきを削減すれば良いかを求める手法を提案し,シミュレーションによりその効果を確認した.
小型液晶ディスプレイ用駆動回路に対する自動設計手法では,電源電圧およびトランジスタのしきい値電圧のばらつきを考慮し,ディスプレイにおいて最も重要な画素充電率を最適化する設計手法を提案した.この手法は,精確な回路モデルを用い,SPICE付属の最適化ツールと同等の結果を11分の1の時間で得ることができる.また,ここで得られた遷移時間のばらつきに関する知見から,ばらつきを混合正規分布で表現するというアイデアが生まれた.これを用いた統計的静的遅延解析手法では,記憶すべきデータ量がほぼ2倍になるものの,正規分布を用いたばらつき表現では表すことのできなかった非正規分布を効果的に表現でき,かつ遅延の大きいところでの誤差を削減することができたこれにより,ISCAS85ベンチマーク回路による比較実験では,最大遅延の分布関数が99.865%となる値の相対誤差を平均3割程度抑えることができている。
|
