2008 Fiscal Year Annual Research Report
ナノメータ時代の超低電圧動作応用SRAM回路端子電位制御技術の研究
| Project/Area Number |
19560363
|
|---|
| Research Institution | Fukuoka Institute of Technology |
|---|
Principal Investigator |
山内 寛行 Fukuoka Institute of Technology, 情報工学部, 教授 (70425239)
|
|---|
| Keywords | SRAM / SRAMスケーリング / スタティックノイズマージン / ライトマージン / マージンアシスト回路 / EOTのスケーリング / σVtのスケーリング / セルトポロジー |
|---|
| Research Abstract |
SRAM回路のスケーリングトレンドを予測するために、MOSFETの閾値電圧Vtのランダムばらつきの大きさσVtの増加トレンドとプロセスのスケーリングの関係を最初に仮定した。その関係はMOSFETのゲート酸化膜の電気的換算膜圧EOTのスケーリングトレンドに依存するために、EOTに応じてσVtとプロセスのスケーリングトレンドを仮定した。
その仮定に基づき、考えられるSRAM回路のマージンをアシストする回路のスケーリングトレンドを予測した。
各アシスト回路の副作用量の増大トレンドを予測し、各アシスト回路が有効に機能するスケーリング寿命を予測した。SNMとWRMの各種アシスト回路のスケーリング寿命を比較した。
各種予測された寿命を延命することに影響を与える可能性のある新たなセルトポロジーとアクセス方式の技術についても調査し、それが寿命に与える影響を定量的に求めた。以上の方法で、45nm以降15nm迄のプロセススケーリングに伴う、各種アシスト回路の寿命予測を行い、最も寿命を延命できるアシスト回路を明らかにした。
新たなセルトポロジー8T,10T-SRAMセルや、アクセスを時分割制御する方式のスケーリングに与える影響、また、そのシナジー効果を定量的に示した。
以上の成果により各種提案されてきたアシスト回路、新たなセルトポロジー、アクセス方法のスケーリング寿命に対する効果と、そのアプリケーション毎の棲み分け方について明確に定量化した。
以上のようにシステマティックに全体をまとめてスケーリングの予測をしたものは世界で初めてであり、この分野で著名なIEEE ISSCC2009でのチュートリアル講演、韓国で開催されたIEEE ISOCC2008ではBest Paper Awardを受賞した。
その他、IEEE VLSI Symposium on VLSI Circuitsにも2件採択された。
|
Research Products
(14 results)
-
-
-
-
-
-
[Presentation] A 0.6V 45nm Adaptive Dual-rail SRAM Compiler Circuit Design for Lower VDD_min VLSIs2008
Author(s)
Y. H. Chen, W. M. Chan, S. Y. Chou, H. J. Liao, H. Y. Pan, J. J. Wu, C. H. Lee, S. M. Yang, Y. C. Liu, TSMC, Taiwan, Hiroyuki Yamauchi
Organizer
IEEE Symposium on VLSI Circuit
Place of Presentation
Honolulu Hawaii USA Hilton Hawaiian Village
Year and Date
20080616-20080620
-
-
-
-
-
-
-
-
