• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2007 Fiscal Year Annual Research Report

単一不純物原子が制御されたナノデバイス製造技術の開発

Research Project

Project/Area Number 19651066
Research InstitutionWaseda University

Principal Investigator

品田 賢宏  Waseda University, 付置研究所, 准教授 (30329099)

Keywordsナノエレクトロニクス / 半導体 / シリコン / 不純物ドーピング / 単一イオン注入法 / 不純物規則配列
Research Abstract

半導体デバイスの電気的特性を制御するために、半導体中へ意図的に導入される不純物原子は、長年、均一に行われると考えられてきたが、ナノデバイスではこの仮定はもはや成立しない。不純物原子のランダムな分布故、デバイス毎に不純物原子個数および位置がゆらぎ、半導体デバイスの電気的特性がバラつく結果、ナノデバイス構造が形成されても動作しない可能性が極めて高い。本研究では、不純物原子の個数と位置制御によるゆらぎが抑制されたデバイス試作を通じて、理想的な不純物構造の発見と既存の半導体製造技術による実現方法の考案を目的としている。
テストデバイスの設計と試作
不純物原子の個数と位置が制御された半導体の電気的特性を評価するために、μmからサブ100nmの様々な寸法を有するテストデバイスを設計、試作した。単一イオン注入を妨げる上部ゲート電極に代わってチャネル電位を基板側から制御するためにSilicon on Insulator(SOI)基板を採用した。また、不純物原子1個の電気的特性への影響を高感度に検出するために、初期の不純物濃度は10^15cm^-3以下,の構造を実現した。良好なトランジスタ特性を確認している。
不純物注入位置制御用ナノホールアレイマスクの形成
既存の半導体製造技術による不純物原子位置制御の可能性を検証するために、Si抵抗体上にイオン注入窓となる規則的なナノスケールのホールを有するマスク形成を試みた。長さ1μm、幅1μmのSi抵抗体にポジ型レジストを塗布し、電子線リソグラフィーを用いて露光を行い、直径50nmの穴を100nmピッチで格子点状に形成した。この露光されたレジストをマスクにしてイオン注入を行うことで約50nmの精度でターゲットの基板に不純物原子を規則配列させることが可能となった。不純物原子数はポアソン分布に従ってゆらぐものの、位置制御によって電気特性改善が期待できる。

  • Research Products

    (5 results)

All 2007

All Presentation (5 results)

  • [Presentation] Semiconductors with ordered dopant array2007

    • Author(s)
      T.Shinada, T.Kurosawa, M.Hori, I.Ohdomari
    • Organizer
      International Workshop on Intelligent Nanoprocess
    • Place of Presentation
      Tohoku University
    • Year and Date
      2007-12-15
  • [Presentation] ナノホールアレイマスクによる不純物原子の規則配列形成2007

    • Author(s)
      黒沢 智紀, 品田 賢宏, 堀 匡寛, 島本 直伸, 大泊 巌
    • Organizer
      第68回応用物理学会学術講演会
    • Place of Presentation
      北海道工業大学
    • Year and Date
      2007-09-15
  • [Presentation] シングルイオン注入法〜単一イオン制御の最前線[招待講演]2007

    • Author(s)
      大泊 巌、品田 賢宏
    • Organizer
      日本学術振興会未踏・ナノデバイステクノロジー第151委員会
    • Place of Presentation
      東京大学
    • Year and Date
      2007-07-13
  • [Presentation] Enhancing semiconductor device performance using ordered dopant arrays[Invited]2007

    • Author(s)
      T.Shinada, T.Kurosawa, M.Hori, I.Ohdomari
    • Organizer
      2007 Silicon Nanoelectronics Workshop
    • Place of Presentation
      Kyoto,Japan
    • Year and Date
      2007-06-11
  • [Presentation] Semiconductors with ordered single-dopant arrays [Invited]2007

    • Author(s)
      T.Shinada, T.Kurosawa, M.Hori, I.Ohdomari
    • Organizer
      Silicon Nanoelectronics Workshop
    • Place of Presentation
      Leiden,Netherlands
    • Year and Date
      2007-05-22

URL: 

Published: 2010-02-04   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi