2008 Fiscal Year Annual Research Report
| Project/Area Number |
19680015
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
河野 崇 The University of Tokyo, 生産技術研究所, 准教授 (90447350)
|
|---|
| Keywords | シリコン・ニューロン / 脳・神経 / 先端機能デバイス |
|---|
| Research Abstract |
本研究の目的は、神経細胞およびシナプスの電気生理学的機能を模倣する電子回路であるシリコンニューロンおよびシリコンシナプスを設計し、これらを接続してシリコン神経ネットワークを構築して生体内の運動パターンジェネレータと同等のMEMSデバイス制御に利用可能な電子回路システムを実現することである。これまでの成果を基にして、研究代表者が提案した数理的手法を用いた設計手法により、電流型積分器を用いたシリコンニューロン回路を設計した。同時に、差動対を基盤とした回路により、AMPA・GABAシナプスと同等のダイナミクスを持つシリコンシナプス回路を設計した。また、gradedシナプスと同等のダイナミクスを持つ回路も設計した。これらのシリコンニューロン回路1個に対してAMPA・GABAタイプのシリコンシナプス回路2個接続したユニット(以下シリコン神経ユニット)を設計した。シリコン神経ユニット2個を相互接続することによって、生体内の基本的な運動パターンジェネレータであるハーフセンターオシレータに相当するシステムを構築し、回路シミュレーションによって期待通りのパターン生成機能を確認した。また、MEMSデバイス制御に利用可能なハーフセンターオシレータ回路実装のための準備として、シリコン神経ユニットを2個内蔵したアナログVLSIをTSMC 0.35ミクロンプロセスを用いて試作した。複数のシリコンニューロン回路を1つのVLSIチップに収めて同時に動作させるためにはピン数の制限から、アナログメモリ等のピン数を減らす技術が必要となる。今回の試作チップには、回路の動作を調整するためのパラメータ電圧を外部から直接与えるタイプのものが1個、別途内蔵するアナログメモリを経由して与えるものが1個おさめられた。
|
