2007 Fiscal Year Annual Research Report
エラー訂正を考慮した効率の良い量子回路設計手法に関する研究
| Project/Area Number |
19700010
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
山下 茂 Nara Institute of Science and Technology, 情報科学研究科, 准教授 (30362833)
|
|---|
| Keywords | 量子計算 / 量子回路設計 / 設計検証 / エラー訂正 |
|---|
| Research Abstract |
量子アルゴリズムを量子計算機で実際に実行することを考えると、量子回路設計の研究は大変重要である。量子回路設計のために、特に重要な回路の検証手法、また、量子回路をエラーに強くする手法に関して研究を行った。
1. 量子回路の効率的な等価性判定手法量子回路を設計する際に、回路の最適化や、物理条件(隣接量子ビットしか作用できないなど)に適合するように回路を変形することが多い。そのような変形を行った際に、その変形が正しいかを検証する必要があり、それを等価性判定と呼ぶ。これに対し、従来の回路設計で使われているmiterというものに対して、それを可逆回路に拡張したreversible miterというアイデアを用いて、実際に等価性判定アルゴリズムを実装した。ランダムな回路を生成してその等価性判定の性能を評価したところ、従来の手法よりもより効率がいいことが分かった。
2. 耐故障性量子計算におけるエラー訂正回数の削減手法Shorにより各量子ゲートが完全に動作しない状況でもフォールトトレラントに計算を実行する耐故障性量子計算の手法が提案されている.その手法は,演算に用いる量子ビットを量子誤り訂正符号(具体的にはSteane符号)で符号化して,各基本演算の前後で,量子誤り訂正により逐一エラーを訂正する手法である.しかし,量子誤り訂正は計算ステップ数が大きいのに加え,誤り訂正自体で誤りを生じる可能性がある.そのため,全体の計算結果の信頼性を保ったまま,量子誤り訂正回路を挿入する場所を極力少なくする種々の手法を検討した.
|
