• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2007 Fiscal Year Annual Research Report

大規模な逐次プログラムから高性能なLSIを合成する技術

Research Project

Project/Area Number 19700040
Research InstitutionNagoya University

Principal Investigator

冨山 宏之  Nagoya University, 情報科学研究科, 准教授 (80362292)

Keywords動作合成 / 高位合成 / 設計自動化 / システムオンチップ / 集積回路
Research Abstract

現在LSI(大規模集積回路)は、レジスタ転送レベルという抽象度で、VHDLやVerilog-HDLなどのハードウェア記述言語を用いて、設計されている。しかし、レジスタ転送レベルの設計では、年々大規模化するLSIを短期間で設計することが困難になってきた。本研究では、大規模な逐次プログラムから高性能なLSIを自動生成する動作合成技術を開発することを目的としている。大規模な逐次プログラムを動作合成する際、並行に動作する複数のモジュールに分割して合成することにより実現する。
本年度は、まず、モジュール数を2個に限定した場合について、整数計画問題に基づく回路分割手法を提案し、その有効性を評価した。本研究の成果は英文論文誌にレターとして掲載された。次に、モジュールが任意の数の場合に対して、回路分割手法を拡張した。本研究の成果は英文論文誌に掲載された。先述の2つの手法は、回路分割は行うものの、プログラム中の粗粒度の並列性は活用していなかった。そこで、粗粒度並列性を活用しつつ、回路分割を行う手法を考案した。本研究の成果は国内の研究会で発表し、現在、国際会議に投稿中である。以上の研究により、大規模な逐次プログラムから効率よく高性能なLSIを合成することが可能となった。
更に、本研究を実施する際に必要となるベンチマークプログラムおよび実験環境の開発も行った。ベンチマークについては、国内研究会で発表し、国際会議での発表も決定している。実験環境については、国際会議で発表し、英文論文誌への掲載も決定している。

  • Research Products

    (7 results)

All 2008 2007

All Journal Article (2 results) (of which Peer Reviewed: 2 results) Presentation (5 results)

  • [Journal Article] Function Call Optimization for Efficient Behavioral Synthesis2007

    • Author(s)
      Yuko Hara
    • Journal Title

      IEICE Trans. Fundamentals E90-A・9

      Pages: 2032-2036

    • Peer Reviewed
  • [Journal Article] Function-Level Partitioning of Sequential Programs for Efficient Behavioral Synthesis2007

    • Author(s)
      Yuko Hara
    • Journal Title

      IEICE Trans. Fundamentals E90-A・12

      Pages: 2853-2862

    • Peer Reviewed
  • [Presentation] Partitioning Behavioral Descriptions Exploiting Function-level Parallelism2008

    • Author(s)
      Yuko Hara
    • Organizer
      組込技術とネットワークに関するワークショップ
    • Place of Presentation
      屋久島
    • Year and Date
      2008-03-27
  • [Presentation] Calling Software Functions from Hardware Functions in High-Level Synthesizer CCAP2007

    • Author(s)
      Masanari Nishimura
    • Organizer
      14th Workshop on Synthesis And System Integration of Mixed Information technologies
    • Place of Presentation
      札幌
    • Year and Date
      2007-10-16
  • [Presentation] Hardware/Software Covalidation with FPGA and RTOS Model2007

    • Author(s)
      Seiya Shibata
    • Organizer
      14th Workshop on Synthesis And System Integration of Mixed Information technologies
    • Place of Presentation
      札幌
    • Year and Date
      2007-10-16
  • [Presentation] Speed Improvement of AES Encryption using Hardware Acclererators Synthesized by C Compatible Architecture Prototyper (CCAP)2007

    • Author(s)
      Hiroyuki Kanbara
    • Organizer
      14th Workshop on Synthesis And System Integration of Mixed Information technologies
    • Place of Presentation
      札幌
    • Year and Date
      2007-10-15
  • [Presentation] CHStone:Cベース高位合成のためのベンチマークスイート2007

    • Author(s)
      原 祐子
    • Organizer
      DAシンポジウム
    • Place of Presentation
      浜松
    • Year and Date
      2007-08-30

URL: 

Published: 2010-02-04   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi