2007 Fiscal Year Annual Research Report
可変パイプライン構造を持つ高性能・低消費電力プロセッサに関する研究
| Project/Area Number |
19700042
|
|---|
| Research Institution | Mie University |
|---|
Principal Investigator |
佐々木 敬泰 Mie University, 大学院・工学研究科, 助教 (20362361)
|
|---|
| Keywords | 低消費電力 / プロセッサ設計 / システムオンチップ / 計算機システム |
|---|
| Research Abstract |
近年、ノートパソコンやPDA、携帯電話等の携帯端末においても高性能プロセッサが搭載されつつある。それに伴い、これらの携帯端末はバッテリにより駆動することが多いため、高性能化に伴う消費電力の増大が問題となっている。そこで、本研究ではプロセッサの高性能化と低消費電力化の両立手法について研究を進めている。
本年度はまず、ベースとなる9段固定のパイプラインプロセッサと、提案手法である可変パイプライン段数プロセッサを詳細設計した上で、電子回路シミュレータSynopsys NanoSimを用いて消費電力を計算し、パイプライン段数の動的変更による低消費電力化の効果を詳細に解析した。その結果、SpecINT2000ベンチマークを用いて行った評価において、現在広く用いられているDVS手法と比べて、エネルギー遅延積を70%低減できることが明らかになった(本研究成果は現在、論文誌に投稿中)。また、本研究の要となるLDS-Cellの実装方法について検討し、詳細な回路解析シミュレータであるH-Spiceを用いて検討を行った。これにより、LDS-Cellの効率的な実装方法が明らかになった。この成果は、情報処理学会研究報告会で公表済みである。
また、低電力化手法の詳細化を進める上で、プロセッサコアだけでなくキャッシュの低電力化も行わなければ、プロセッサ全体の低電力化を実現できないことがわかった。そこで、本研究を更に発展させ、実行時に動的に構成を変更することで高性能と低電力を両立する可変レベルキャッシュを提案し、その有効性を示した。この成果も、情報処理学会研究報告会で公表済みである。
|
Research Products
(3 results)
