2009 Fiscal Year Annual Research Report
フォールスパス自動検出および過剰テスト緩和の合成システムに関する研究
| Project/Area Number |
19700045
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
史 又華 Waseda University, IT研究機構, 講師 (70409655)
|
|---|
| Keywords | 設計自動化システム / フォールスパス解析 / システムLSIテスト / テスト設計 / テストアーキテクチャ / タイミング解析 / 合成システム / 過剰テスト |
|---|
| Research Abstract |
システムLSI設計時間の短縮とテスト設計コストの削減のため、設計解析合成システムを構築し、その環境を活用して、次世代システムLSI向けの解析・テストに関する研究を行ってきた。今年度は、その取り組みを継続し、フォールスパス自動検出システム改良及び過剰テストを考慮した遅延故障テスト技術に関する研究を進める。
(1) 「フォールスパス自動検出システム」に関する研究開発
大規模回路向けフォールスパス解析が自動で実現させる技術を開発することが目標である。平成21年度では、前年度開発したフォールスパス自動検出システムを改良し、新たな機能を追加し、精度・有効性を評価された。特に、テストパタン自動生成ツールと連携し、有効テストカバレッジ向上またはテストパタン生成時間大幅に減ることができた。
(2) 「過剰テスト(Overtesting)を考慮した遅延故障テスト設計手法」に関する研究
VLSI製造技術・設計技術の進歩により、遅延故障テストが重要になってきた。しかし、回路規模が大きくなるとパス数が急増しており、本来回路には通常動作に影響を与えないフォールスパス等でのテスト不要な遅延故障をテストすることになり、LSI製造における歩留りの低下する可能性がある。また、テスト不要なパスに生じる不定値(X)の影響による故障検出効果の低下である。この問題を解決するに当って、平成21年度では、開発した「フォールスパス自動検出システム」を利用し、テスト不要な遅延故障および過剰テストの影響について考察し、故障検出効果の低下を見積ることによって、不定なテスト応答値(Unknown responses)をマスキング回路の適正な構成を提案した。実際の大規模集積回路に適用し有効性を確認した。
|
Research Products
(3 results)
