2007 Fiscal Year Annual Research Report
不揮発性メモリ内蔵型超低消費電力動的再構成可能マイクロプロセッサの開発
| Project/Area Number |
19760229
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
山本 修一郎 Tokyo Institute of Technology, 大学院・総合理工学研究科, 助教 (50313375)
|
|---|
| Keywords | マイクロプロセッサ / 動的再構成論理回路 / 不揮発性メモリ / 電源遮断 / 低消費電力 |
|---|
| Research Abstract |
本研究の目的は、新世代の超低消費電力高速マイクロプロセッサとなり得る動的可変論理プロセッサを開発することである。記憶部に高速不揮発性素子を使用し、動的電源遮断を行えるようにすることで、超低消費電力化を達成する。最終的には回路レイアウトまで行って、LSIチップを作製し、動的再構成機能、電力遮断効果等の動作を検証することを目標としている。
本年度は、まず、可変論理回路ブロック(RLB)内に組み込む不揮発性メモリモデルの開発を行った。不揮発性素子には電流誘起磁化反転機構を有した磁気抵抗トンネル素子(MTJ)を使用したSRAM、フリップフロップ回路等を提案し、主にアナログ回路シミュレータHSPICEによって動作検証を行い、本研究に合致する高速記憶、高速情報復帰が可能であることを確かめた。これらの回路は、CMOS製造プロセスとの相性が極めて良好で、早期実現が可能であると考えている。
一方で、可変論理回路ブロック(RLB)内部の配線および論理演算ユニット(ALU)の検討を行った。乗算や動画処理で使用される動き予測などのアプリケーションを想定して必要な機能を組み込んだ。また将来演算アルゴリズムが変わっても対応できるようにするため、回路規模が肥大化しない範囲で冗長性を持たせた。
さらに、可変論理回路ブロック(RLB)を集積した可変論理回路ユニット(RLU)を構成し、必要な機能が実行可能であることをVerilogシミュレーションにより検証した。
|
