2008 Fiscal Year Annual Research Report

不揮発性メモリ内蔵型超低消費電力動的再構成可能マイクロプロセッサの開発

Research Project

Project/Area Number	19760229
Research Institution	Tokyo Institute of Technology
Principal Investigator	山本修一郎 Tokyo Institute of Technology, 大学院・総合理工学研究科, 助教 (50313375)
Keywords	マイクロプロセッサ / 動的再構成論理回路 / 不揮発性メモリ / 電源遮断 / 低消費電力
Research Abstract	本研究の目的は、新世代の超低消費電力高速マイクロプロセッサとなり得る動的可変論理プロセッサを開発することである。記憶部に高速不揮発性素子を使用し、動的電源遮断を行えるようにすることで、超低消費電力化を達成する。最終的には回路レイアウトまで行って、LSIチップを作製し、動的再構成機能、電力遮断効果等の動作を検証することを目標としている本年度は、可変論理回路ブロック(RLB)内に組み込む不揮発性メモリモデルの高精度化と新しい不揮発メモリ素子モデルの開発を行った。不揮発性素子には電流誘起磁化反転機構を有した磁気抵抗トンネル素子(MTJ)を使用した擬似スピンMOSFETを有するSRAM、フリップフロップ回路等を提案し、主にアナログ回路シミュレータHSPICEによって動作検証を行い、本研究に合致する高速記憶、高速情報復帰が可能であることを確かめた。また、ユニポーラ型抵抗変化素子のモデル化を行い、不揮発性SRAM動作をシミュレーションにより確認した。これらの回路は、CMOS製造プロセスとの相性が極めて良好であることが特徴である。一方で、昨年度に引き続き、可変論理回路ブロック(RLB)内部の配線および論理演算ユニット(ALU)の検討を行った。また、電源遮断の方法について設計したRLBに適合する方式について検討を行った。