2007 Fiscal Year Annual Research Report
窒化物系半導体トランジスタのノーマリーオフ・低オン抵抗化
Project/Area Number |
19760244
|
Research Institution | National Institute of Advanced Industrial Science and Technology |
Principal Investigator |
井手 利英 National Institute of Advanced Industrial Science and Technology, パワーエレクトロニクス研究センター, 研究員 (90397092)
|
Keywords | 電子デバイス・機器 / 半導体超微細化 |
Research Abstract |
(1)ノーマリーオフ化 ○SiN膜形成条件について調べた。蒸着,プラズマCVD,熱CVD法について検討を行い,低温堆積,カバレッジ,高絶縁耐圧を満たす成膜方法としてプラズマCVD法を選定し,その形成条件を確立した。 ○電子ビーム描画とドライエッチングにより,SiN膜ヘリセスエッチング用マスクの形成し,ゲート長0.2μmに相当するマスク形成を可能とするプロセスを確立した。 ○プラズマCVDのプラズマ発生条件を制御することでAIGaN/GaNウェハのシート抵抗が高抵抗化することがわかった。その要因としては表面のチャージアップが考えられ,新たなノーマリーオフ化のプロセスへ発展させる可能性を見出した。 (2)低オン抵抗化 ○多孔構造によるオーミックコンタクト低減を目指し,電子ビーム描画とドライエッチングにより半径r=0.2〜O.5μm程度の微小孔を充填率10〜90%で形成したオーミックコンタクト構造を形成し,評価した。結果として,コンタクト抵抗は孔を形成する前と比べて若干上昇し,10^<-5>Ω・cm^2前半程度となった。この原因としてエッチングガスと表面の反応による電極領域の低キャリア濃度化やエッチングから電極形成に至るまでの間での表面処理に問題があると考えられる。 ○上述したSiN形成条件を用い,電流コラプスの影響を防ぐためのSiN保護膜の効果について検討した。SiN膜の形成することでドレイン電流の減少を10%以下に押さえることができた。 ○電子ビーム描画による短ゲート長化,短ゲート・ソース長化について実施し,ゲート長0.1μm,ゲートソース長0.5μmのHEMTで0.1mΩcm^2を実現した。今後はノーマリーオフと高耐圧を兼ねた構造へ発展させていく。
|