2007 Fiscal Year Annual Research Report
ポストノイマンアーキテクチャによるマルチメディアデータ処理LSIの開発
| Project/Area Number |
19860055
|
|---|
| Research Institution | Hiroshima University |
|---|
Principal Investigator |
熊木 武志 Hiroshima University, ナノデバイス・システム研究センター, 研究員 (60452596)
|
|---|
| Keywords | SIMD / 連想メモリ / Content Addressable Memory / マルチポート / DCT / 顔検出 / JPEG / 符号化 |
|---|
| Research Abstract |
本年度は,ポストノイマンアーキテクチャによるマルチメディアデータ処理LSI実現のための,アーキテクチャの開発,及びマルチメディアアプリケーションに対する性能評価を行った.基本要素としてはこれまで研究を行ってきている,従来のシングルポート連想メモリを多ポート化したマルチポート連想メモリとSRAMベース超並列プロセッサの性能向上を実現した.マルチポート連想メモリはターゲットデバイスのひとつであるモバイル機器向けに消費電力を削減できる工夫を施し,SRAMベース超並列プロセッサに関してはモバイル機器への本格的な実装を見据えてCPU等の周辺回路を含めた上でのマルチメディアデータ処理手法を開発した.開発を進めているアプリケーションには,画像データのフィルタ処理や,人物を被写体とした顔検出処理がある.研究発表状況については以下の通り.
(1)SRAMベース超並列プロセッサを用いて,画像処理アルゴリズムのひとつであるDCTを高速処理できる手法を開発した.従来のモバイルDSPと比較して処理サイクル数を87%削減し,単位面積当たりの処理能力も5.6倍と高い性能を示した.この成果に関してIEICEへの投稿論文が1本採録され,国際学会の発表を1回行った.(2)マルチポート連想メモリを用いた並列符号化処理手法を開発した.また,構成を変更することで従来のマルチポート返送メモリと比較して消費電力を約90%削減できた.従来のDSPと比較して最大93%のクロックサイクルの削減を実現し,面積当たりの処理能力もDSPと比較して最大3.8倍の値を得た.学会参加を3回行った.
(3)演算処理を高速処理できる,2,048並列のSRAMベース超並列プロセッサを開発し,連想メモリを融合させることで,マルチメディアアルゴリズムを全般に処理できる高性能なプロセッサを開発した.従来のDSP等と比較した結果,JPEGにおいて,最大86%のクロックサイクル数の削減を可能とし,単位当たりの処理能力を4.4倍にまで向上させた.国内研究会への参加を1回行った.
|
