2019 Fiscal Year Annual Research Report
三次元集積化に向けたスケーラブルな積層構造シリコン量子ビットに関する研究
| Project/Area Number |
19H00754
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
平本 俊郎 東京大学, 生産技術研究所, 教授 (20192718)
|
|---|
| Project Period (FY) |
2019-04-01 – 2023-03-31
|
| Keywords | シリコン量子ビット / 量子コンピュータ / シリコン量子ドット / 大規模集積回路 / 単電子トランジスタ |
|---|
| Outline of Annual Research Achievements |
本研究の目的は，シリコン量子ビットのスケーラブルな三次元集積化を目指して，積層構造の集積量子ビットを提案し，試作・実測を通してその概念を実証することである．本研究では，三次元に拡張可能な構造として縦に量子ビットを積む積層量子ビットを提案する．本年度は，本研究で提案するシリコンビットの作製プロセスの検討を開始するとともに，極低温におけるMOSトランジスタのデバイス特性の評価を行った．シリコン積層構造集積量子ビットの作製プロセスでキーとなるプロセスは，Si/SiGe積層膜による上下にチャネルを複数作製するプロセス，および電子ビーム露光およびドライエッチングによる微細ナノワイヤチャネル・微細ゲート電極作製プロセスである．このうち，本年度は，電子ビーム露光およびドライエッチングにより微細ナノワイヤチャネル・微細ゲート構造を作製するプロセスを立ちあげた．一方，シリコン量子ビットの制御を行う周辺回路は通常のMOSトランジスタで構成されるため，極低温におけるMOSトランジスタの特性を詳細に評価する必要がある．本年度は，電子ビーム露光およびドライエッチングにより微細ナノワイヤチャネルを有するシリコンナノワイヤトランジスタを試作した．まず室温においてサブスレッショルド係数を評価したところ，理論下限値の60mV/decを示し，理想的なサブスレッショルド特性を有することを確認した．本トランジスタの特性をさまざまな温度で評価した．低温に冷やしていくとサブスレッショルド係数は理論通りに温度に比例して小さくなるものの，約30K以下ではサブスレッショルド係数の低下が飽和する現象があらわれた．この現象は従来のトランジスタでは知られていたが，理想的な特性を有するシリコンナノワイヤトランジスタでも現れることを新たに見出した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
積層量子ドット作製にむけてプロセス開発が進むとともに，低温におけるシリコンナノワイヤトランジスタの特性評価が順調に進んでいる．
|
| Strategy for Future Research Activity |
電子ビーム露光およびドライエッチングによる微細ナノワイヤチャネル・微細ゲート構造を作製するプロセスにより，複数のシリコン量子ドット構造を2次元配列させるプロセスを確立する．このプロセスをもとに，積層量子ドットの作製を進めていく予定である．
|
