2022 Fiscal Year Annual Research Report
三次元集積化に向けたスケーラブルな積層構造シリコン量子ビットに関する研究
Project/Area Number |
19H00754
|
Research Institution | The University of Tokyo |
Principal Investigator |
平本 俊郎 東京大学, 生産技術研究所, 教授 (20192718)
|
Project Period (FY) |
2019-04-01 – 2023-03-31
|
Keywords | シリコン量子ビット / 量子コンピュータ / シリコン量子ドット / 大規模集積回路 / 単電子トランジスタ / シリコンナノワイヤトランジスタ / 三次元集積化 |
Outline of Annual Research Achievements |
本研究の目的は,シリコン量子ビットのスケーラブルな三次元集積化を目指して,積層構造の集積量子ビットを提案し,試作・実測を通してその概念を実証することである.本研究では,三次元に拡張可能な構造として,上下に量子ビットを積むシリコン積層量子ビットを提案している.上下に積層したシリコンチャネルは,Si/SiGeエピタキシャル積層膜からSiGe層のみを選択エッチングすることにより形成する.本年度は,より実用的でスケーラブルな三次元構造として,チャネル側面が垂直で共通の微細ゲート電極とグローバルゲート電極を有する積層量子ビット構造を提案した.一方,試作においては,2層の積層シリコンチャネルをSi/SiGe積層膜を用いて形成するプロセスと,二度にわたる電子ビーム露光・ドライエッチングプロセスを組み合わせて,上下2層,ソース・ドレイン方向に2個,対向ゲートによりソース・ドレイン方向とは垂直な方向に2個の量子ドットを有する微細ゲート量子ドットデバイスを形成することに成功した.試作デバイスを低温(T=3.8K)において測定し,単電子トランジスタとして動作する隣接量子ドットが容量カップリングで相互作用をもつことを確認した.さらに,デバイスシミュレーションを用いて上下に積層された量子ドットの特性を共通のゲート電極で独立に電気的に制御できることを示した.以上により,3次元積層シリコン量子ビットの概念の有用性を実証することができた.
|
Research Progress Status |
令和4年度が最終年度であるため、記入しない。
|
Strategy for Future Research Activity |
令和4年度が最終年度であるため、記入しない。
|