2020 Fiscal Year Annual Research Report
The invention of hafnium-based multi-bit non-volatile memory utilizing polarization/charge trap smart functions
| Project/Area Number |
19H00758
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
大見 俊一郎 東京工業大学, 工学院, 准教授 (30282859)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
長岡 克己 国立研究開発法人物質・材料研究機構, 国際ナノアーキテクトニクス研究拠点, 主任研究員 (80370302)
後藤 哲也 東北大学, 未来科学技術共同研究センター, 教授 (00359556)
舟窪 浩 東京工業大学, 物質理工学院, 教授 (90219080)
|
|---|
| Project Period (FY) |
2019-04-01 – 2023-03-31
|
| Keywords | 分極 / 電荷蓄積 / 強誘電体 / 高誘電率薄膜 / ECRスパッタ法 / RFマグネトロンスパッタ法 / 不揮発性多値メモリ |
|---|
| Outline of Annual Research Achievements |
２０１９年度までに得られた成果を踏まえ、２０２０年度はまず強誘電性ノンドープHfO2薄膜の薄膜化とデバイス応用に関する検討を行った。RFマグネトロンスパッタ法を用いた反応性スパッタプロセスにおいて、スパッタガスを従来のアルゴン/酸素(Ar/O2)からクリプトン/酸素(Kr/O2)に変更することにより、HfO2薄膜堆積中のプラズマダメージを低減しノンドープHfO2薄膜の強誘電性が向上することを明らかにした。さらに、白金(Pt)電極形成後の熱処理が強誘電性の向上に有効であることを見出し、Kr/O2プラズマを用いてノンドープHfO2薄膜を堆積することにより、Ptゲート電極堆積後の熱処理温度を500℃に低温化した場合においても、強誘電性を示す5 nmのノンドープHfO2薄膜の形成を実現した。形成したノンドープHfO2薄膜の書き込み/消去特性を評価した結果、10乗回の書き込み/消去パルス入力後もメモリ特性が維持されることを明らかにした。次に、10 nmのノンドープHfO2薄膜を用いた強誘電体ゲートトランジスタ(MFSFET)の作製プロセスに関する検討を行った。ゲートラストプロセスにおいて、ウェットエッチングプロセスによるPt電極の加工を検討し、ノンドープHfO2薄膜を用いたMFSFETの動作を実現した。
次に、ECRスパッタ法によるHf系MONOS構造のメモリ特性向上に関する検討を行った。まず、Ar/H2雰囲気での熱処理によりSi基板表面原子レベル平坦化を行うことで、Hf系MONOS型不揮発性メモリのメモリ特性が向上することを明らかにした。さらに、多層HfN電荷蓄積層を用いたHf系MONOSメモリにより、２ ビット/セルの多値動作を実現した。また、HfONをトンネル層として用いることにより、EOTを低減し、高速かつ低電圧での動作に有効であることを明らかにした。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
２０２０年度の目標は、Hf系MONOS型不揮発性メモリのデバイス応用と多値動作化の実現である。コロナ禍の影響により研究の制限が実施される厳しい状況であったが、制限期間中にクリーンルーム、超純水製造装置、薄膜形成装置などの実験設備の修理および調整を行うことで、制限期間中においても効率を向上し着実に研究を進めることを可能とした。
RFマグネトロンスパッタ法を用いた強誘電性ノンドープHfO2薄膜の形成に関しては、スパッタガスとしてKr/O2を用い、ゲート電極にPtを用いることにより、5 nmの極薄膜においてもノンドープHfO2薄膜が強誘電性を示すことを明らかにし、10乗回の疲労特性を実現した。さらに、10 nmの強誘電性ノンドープHfO2薄膜を用いたMFSFETの動作を実証している。
ECRスパッタ法を用いたHf系MONOS型不揮発性メモリの作製に関しては、Ar/H2雰囲気での熱処理によるSi基板表面原子レベル平坦化が、Hf系MONOS型不揮発性メモリのデバイス特性の向上に有効であることを明らかにしている。さらに、HfN1.3/HfN1.1多層電荷蓄積層を導入することにより、多値動作の制御性を向上できることを明らかにしている。また、HfONトンネル層を用いることにより、HfO2トンネル層と比較してEOTを低減し、高速かつ低電圧での動作が可能であることを明らかにしている。
さらに、ECRスパッタ法を用いた強誘電性ノンドープHfO2薄膜の、HfN薄膜上への形成に関する検討を進めている。また、エルビウム(Er)混晶化パラディウムシリサイド(PdSi)をソースおよびドレインに用いて、ゲートを先に形成するゲートファーストプロセスによりショットキー接合型MOSFETの動作を実現している。
以上の結果から、おおむね順調に進捗していると判断される。
|
| Strategy for Future Research Activity |
２０２０年度までに得られた成果を踏まえ、２０２１年度にはまずECRスパッタ法を用いて、HfN電荷蓄積層上への強誘電性ノンドープHfO2の低温形成に関する検討を行い、YドープHfO2との動作特性の比較を行う。HfN電荷蓄積層の窒素組成によるノンドープHfO2薄膜の結晶化と強誘電性の評価を行い、FeNOS型不揮発性メモリの動作を踏まえた最適なHfNの窒素組成および作製プロセスの構築を行う。また、RFマグネトロンスパッタ法を用いた強誘電性ノンドープHfO2薄膜の形成に関しては、膜厚5 nm以下におけるノンドープHfO2薄膜の形成条件を検討し、MFSFETへの応用に関する検討を行い、ECRスパッタ法による形成条件との比較検討を行う。
以上の検討結果を踏まえ、ゲート長50 nmのFeNOS型不揮発性メモリの作製プロセスに関する検討を行う。微細化したMFSFETとの動作比較を行い、得られた知見をFeNOS型不揮発性メモリとMFSFETの、低電圧かつ高速動作実現に向けてのデバイス設計およびプロセス設計にフィードバックする。さらに、MONOS動作による2 ビット/セルの各状態に対して、パルス入力の積算による部分分極特性により、高精度なしきい値電圧制御を実現し多値動作化を検討する。Si基板表面原子レベル平坦化により高精度にしきい値を制御し、動作電圧3 Vでのメモリ特性を実現する。また、集積化を踏まえたメモリアレイの作製プロセスに関する検討を行う。さらに、シリコン-オン-インシュレータ(SOI)基板を用いたFeNOSおよびMFSFETの作製に関する検討を行う。
|
