2021 Fiscal Year Annual Research Report
The invention of hafnium-based multi-bit non-volatile memory utilizing polarization/charge trap smart functions
| Project/Area Number |
19H00758
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
大見 俊一郎 東京工業大学, 工学院, 准教授 (30282859)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
長岡 克己 国立研究開発法人物質・材料研究機構, 国際ナノアーキテクトニクス研究拠点, 主任研究員 (80370302)
後藤 哲也 東北大学, 未来科学技術共同研究センター, 教授 (00359556)
舟窪 浩 東京工業大学, 物質理工学院, 教授 (90219080)
|
|---|
| Project Period (FY) |
2019-04-01 – 2023-03-31
|
| Keywords | 分極 / 電荷蓄積 / 強誘電体 / 高誘電率薄膜 / ECRスパッタ法 / RFマグネトロンスパッタ法 / 不揮発性多値メモリ |
|---|
| Outline of Annual Research Achievements |
２０２０年度までに得られた成果を踏まえ、２０２１年度はHf系MONOS構造のブロック層に強誘電性ノンドープHfO2(FE-HfO2)薄膜を導入したFeNOS構造を形成し、FeNOS型不揮発性アナログメモリの作製に関する検討を行った。
まず、窒素組成を変化させて形成したHfN電荷蓄積層上におけるFE-HfO2ブロック層の強誘電性の向上に関する検討を行った。HfNのハフニウム組成に対する窒素組成を1.1とすることにより、FE-HfO2薄膜の強誘電性が向上し、容量-電圧特性におけるメモリウィンドウとして0.45 Vが得られることが分かった。さらに、書き込み電圧+6 V、消去電圧-6 Vでのパルス入力による評価を行い、パルス幅40 nsでの高速応答が可能であることを明らかにした。
次に、MONOS構造のトンネル層として従来用いてきたHfO2薄膜をHfON薄膜に置き換え、SiO2界面層の形成を抑制した薄膜形成プロセスに関する検討を行った。HfON薄膜をトンネル層に用いることで、MONOS構造のSiO2換算膜厚(EOT)をHfO2をトンネル層に用いた場合の7 nmから5.2 nmに低減し、8 V/10 usの高速・低電圧動作および2 bit/cellの動作における高精度なしきい値電圧制御を実現した。さらに、アナログメモリ応用を踏まえたランダムテレグラフノイズの評価を行い、HfONトンネル層を用いることにより、疲労測定後のノイズの劣化が抑制できることを明らかにした。
次に不揮発性メモリの集積化プロセスに関する検討をMONOS構造を用いて行った。３ｘ３個のメモリアレイを作製し、各セルのメモリ動作を実現した。また、適応学習機能を有するニューロデバイスへの応用を踏まえて、CMOSシュミットトリガー発振回路の設計を行い、電源電圧3 Vでの動作が可能であることが分かった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
２０２１年度の目標は、FeNOS型不揮発性メモリのデバイス応用と多値動作化の実現である。コロナ禍の影響により研究の制限が実施される厳しく、修理等のメーカ対応も困難な状況であったが、制限期間中にクリーンルーム、超純水製造装置、プロセス装置、薄膜形成装置などの実験設備の修理および調整を関連メーカの協力を得ながら独自に行うことで、制限期間中においても効率を向上し着実に研究を進めることを可能とした。
FeNOS型不揮発性メモリの研究においては、ECRスパッタ装置の修理とメンテナンスを独自に実施し、良好な薄膜形成プロセスが可能な状態を実現した。FeNOSダイオードの特性の最適化を行い、今後スパッタガスの効果を検討の上デバイスプロセスの検討を行い動作実証を進める。このFeNOS構造におけるHfN薄膜の窒素組成に関する検討を行う中で、さらに、窒素組成を1.15とし低温での熱処理を行うことにより、HfN薄膜が菱面体晶に結晶化し、Si基板上において強誘電性を示すことを世界で初めて明らかにした。この内容は、2022年2月にPCT出願を行っており、また第80回となるデバイス分野で最難関の国際会議である2022年のDevice Research Conference(DRC)に採択され発表予定である。
また、RFマグネトロンスパッタ法を用いた強誘電性ノンドープHfO2薄膜の形成に関しては、スパッタガスとしてKr/O2を用い、ゲート電極にPtを用いることにより、5 nmの極薄膜ノンドープHfO2薄膜を用いた強誘電体ゲートトランジスタの動作を実証した。この内容は、2021年のDRCにおいて日本から唯一口頭講演として採択された。さらに、メモリデバイスの集積化プロセスを構築し、ニューロデバイスの作製にむけた回路設計も行っている。
以上の結果から、おおむね順調に進捗していると判断される。
|
| Strategy for Future Research Activity |
２０２１年度までの研究成果をもとに、２０２２年度はFeNOS型不揮発性アナログメモリの高速・低電圧動作化に関する検討を行う。さらに、FeNOS型不揮発性アナログメモリの集積化プロセスに関する検討を行い、適応学習機能を有するニューロン回路への応用に関する検討を行う。
まず、ECRスパッタ法を用いて、HfN電荷蓄積層上に形成するFE-HfO2薄膜の10 nm以下に薄膜化し、高速化および低電圧動作化を検討する。HfN電荷蓄積層上におけるFE-HfO2ブロック層の薄膜化と強誘電性の向上に関する検討を行う。熱処理条件およびスパッタ堆積条件を変化させてFE-HfO2ブロック層を形成し、結晶性および分極特性の向上を検討する。
次に、アルゴン/水素雰囲気における熱処理によりSi基板表面の原子レベル平坦化を行い、FeNOS型不揮発性アナログメモリのデバイス特性の向上と高精度なしきい値電圧制御に関する検討を行う。ゲート長100 nm級のFeNOS型不揮発性アナログメモリデバイスを作製し、MONOS動作による2 bit/cellの各状態に対して、3 V/100 nsの低電圧かつ高速のパルス入力を用いて、FE-HfO2ブロック層の部分分極反転状態を制御することにより、しきい値電圧を50 mVごとに制御した多値動作化の検討を行い、しきい値電圧をアナログ的に制御した知的デバイスを創製する。
以上の検討内容を踏まえて、集積化プロセスに関する検討を行い、3x3個のトランジスタアレイから構成される不揮発性メモリアレイを作製する。作製したメモリアレイとCMOSシュミットトリガー発振回路の集積化に関して、シミュレーションによる動作解析を行う。さらに、作製プロセスを構築し、動作電圧3 Vで適応学習機能を有するニューロン回路の動作実証に向けた指針を示す。
|
