ポストムーア時代を支える100ギガヘルツ級時空間超伝導コンピューティング

2021 Fiscal Year Annual Research Report

• Project/Area Number: 19H01105
• Research Institution: Kyushu University
• Principal Investigator: 井上 弘士 九州大学, システム情報科学研究院, 教授 (80341410)
• Co-Investigator(Kenkyū-buntansha): 松永 裕介 九州大学, システム情報科学研究院, 准教授 (00336059) ; 田中 雅光 名古屋大学, 工学研究科, 助教 (10377864) ; 岩下 武史 北海道大学, 情報基盤センター, 教授 (30324685) ; 谷本 輝夫 九州大学, システム情報科学研究院, 助教 (60826353) ; 小野 貴継 九州大学, システムLSI研究センター, 准教授 (80756239)
• Project Period (FY): 2019-04-01 – 2022-03-31
• Keywords: 超伝導コンピューティング / プロセッサ / アーキテクチャ

Outline of Annual Research Achievements

本年度は主に、従来の設計開発資産を基本としSFQプロセッサの実現可能性の実証、設計技術の洗練、超高速実行を可能とする設計技術の確立、を目的として研究開発を進めた。特に、昨年度まではゲートレベルパイプライン型プロセッサの最高動作速度が30GHz程度であったのに対し、本年度は50GHzを越える設計試作に成功した。同じ設計思想を用いて100GHzで動作する加算器の実証にも成功している。ここでは、事前にある程度のセル配置とクロックラインの配置を決定しておき、これに対して回路を適切にマッピングする方式をとった。また、低電圧技術を洗練して50GHz越の動作速度であるにも関わらず消費電力を大幅に削減できる乗算回路の設計にも成功した。加えて、ハードウェア利用率を改善し、データレベル並列性を活用するための可変ビット幅演ベクトル演算器を考案し、そのアーキテクチャ設計、回路設計、ならびに、チップ試作を行った。その結果、50GHzを越える世界初のゲートレベルパイプライン型ビット幅可変演算器の動作実証に成功した。高速SFQ設計技法としては、複数のクロック供給方式を整理し、これらを組合わせたハイブリッド型を含む高速SFQ回路の設計法（特に、クロック信号供給法）を体系化した。これは、今後のSFQ回路の設計指針に大きな影響を与える成果である。これらの研究成果に加え、将来の応用として量子コンピュータでのSFQ回路利用（誤り訂正符号や制御などの周辺回路として）も検討を進め、将来の更なる可能性を見いだすことができた。なお、本研究成果の一つであるマルチバンク型SFQシフトレジスタメモリを導入したアクセラレータ（ゲートレベルパイプライン構造を導入）は、米国科学雑誌であるMicroでのTop Picks 2020 に選出され、世界的な評価を得ることができた。

Research Progress Status

令和3年度が最終年度であるため、記入しない。

Strategy for Future Research Activity

令和3年度が最終年度であるため、記入しない。

Research Products

• [Int'l Joint Research] Seoul National University(韓国)
  • Country Name: KOREA (REP. OF KOREA)
  • Counterpart Institution: Seoul National University
• [Journal Article] Superconductor Computing for Neural Networks (2021)
  • Author(s): Ishida Koki、Byun Ilkwon、Nagaoka Ikki、Fukumitsu Kosuke、Tanaka Masamitsu、Kawakami Satoshi、Tanimoto Teruo、Ono Takatsugu、Kim Jangwoo、Inoue Koji
  • Journal Title: IEEE Micro Volume: 41 Pages: 19～26
  • DOI: 10.1109/MM.2021.3070488
  • Peer Reviewed / Open Access / Int'l Joint Research
• [Journal Article] Demonstration of a 52-GHz Bit-Parallel Multiplier Using Low-Voltage Rapid Single-Flux-Quantum Logic (2021)
  • Author(s): Nagaoka Ikki、Ishida Koki、Tanaka Masamitsu、Sano Kyosuke、Yamashita Taro、Ono Takatsugu、Inoue Koji、Fujimaki Akira
  • Journal Title: IEEE Transactions on Applied Superconductivity Volume: 31 Pages: 1～5
  • DOI: 10.1109/TASC.2021.3071996
  • Peer Reviewed
• [Journal Article] 64-GHz Datapath Demonstration for Bit-Parallel SFQ Microprocessors Based on a Gate-Level-Pipeline Structure (2021)
  • Author(s): Kashima Ryota、Nagaoka Ikki、Tanaka Masamitsu、Yamashita Taro、Fujimaki Akira
  • Journal Title: IEEE Transactions on Applied Superconductivity Volume: 31 Pages: 1～6
  • DOI: 10.1109/TASC.2021.3061353
  • Peer Reviewed
• [Journal Article] Investigation of Timing Parameters in Single-Flux-Quantum Circuits Using Low Critical-Current Junctions and Low Bias Voltages (2021)
  • Author(s): Kuniyoshi Manami、Murase Ken、Nagaoka Ikki、Sano Kyosuke、Tanaka Masamitsu、Yamashita Taro、Fujimaki Akira
  • Journal Title: IEEE Transactions on Applied Superconductivity Volume: 31 Pages: 1～5
  • DOI: 10.1109/TASC.2021.3067827
• [Presentation] 単一磁束量子回路の面積削減へ向けた細線受動伝送線路用ビアホールの設計と評価 (2022)
  • Author(s): 加島亮太, 長岡一起, 田中雅光, 山下太郎, 藤巻朗
  • Organizer: 2022年電子情報通信学会総合大会
• [Presentation] 単一磁束量子回路に基づくゲートレベルパイプライン浮動小数点演算器の動作実証 (2022)
  • Author(s): 長岡一起, 加島亮太, 田中雅光, 川上哲志, 谷本輝夫, 山下太郎, 井上弘士, 藤巻朗
  • Organizer: 2022年電子情報通信学会総合大会
• [Presentation] Towards Extremely High-Speed, Low-Power Cryogenic Superconductor Computing (2022)
  • Author(s): Koji Inoue
  • Organizer: CRNCH (Center for Research into Novel Computing Hierarchies) Summit
  • Int'l Joint Research / Invited
• [Presentation] Design of Variable Bit-Width Arithmetic Unit Using Single Flux Quantum Device (2022)
  • Author(s): Iori Ishikawa, Ikki Nagaoka, Ryota Kashima, Koki Ishida, Kosuke Fukumitsu, Keitaro Oka, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Akira Fujimaki, Koji Inoue
  • Organizer: he IEEE International Symposium on Circuits and Systems (ISCAS)
  • Int'l Joint Research
• [Presentation] Implementation of a High-Throughput Bit-Parallel Microprocessor Using Single-Flux-Quantum Logic (2021)
  • Author(s): I. Nagaoka, R. Kashima, T. Nakano, M. Tanaka, T. Yamashita, and A. Fujimaki
  • Organizer: 15th European Conference on Applied Superconductivity (EUCAS 2021)
  • Int'l Joint Research / Invited
• [Presentation] 10kA/cm2プロセスを用いた単一磁束子100GHzビット並列加算器の実証 (2021)
  • Author(s): 中埜智貴, 長岡一起, 加島亮太, 田中雅光, 山下太郎, 藤巻朗
  • Organizer: 第82回応用物理学会秋季学術講演会
• [Presentation] 単一磁束量子回路に基づくゲートレベルパイプライン浮動小数点演算器の設計 (2021)
  • Author(s): 長岡一起, 加島亮太, 田中雅光, 山下太郎, 川上哲志, 井上弘士, 藤巻朗
  • Organizer: 2021年電子情報通信学会ソサイエティ大会
• [Presentation] アンシャント接合による加算器の高速化 (2021)
  • Author(s): 国吉真波, 長岡一起, 田中雅光, 山下太郎, 藤巻朗
  • Organizer: 2021年電子情報通信学会ソサイエティ大会
• [Presentation] 低レイテンシ化を目的としたインターリーブ方式レジスタを伴う単一磁束量子データパスの動作実証 (2021)
  • Author(s): 加島亮太, 長岡一起, 中埜智貴, 田中雅光, 山下太郎, 藤巻朗
  • Organizer: 2021年電子情報通信学会ソサイエティ大会
• [Presentation] 単一磁束量子回路によるビット幅可変加減算器の設計と評価 (2021)
  • Author(s): 石川伊織, 長岡 一起, 石田浩貴, 福光孝介, 岡慶太郎, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継, 藤巻朗, 井上 弘士
  • Organizer: 情報処理学会システムアーキテクチャ研究会
• [Presentation] Ultra-Fast, Low-Power Neural Network Computing with Superconductor Devices (2021)
  • Author(s): Koji Inoue
  • Organizer: Brain-Inspired Computing: Physics, Architectures, Materials, and Applications
  • Int'l Joint Research / Invited
• [Presentation] SIMD演算に適したブロック構造を有する新しいILU分解前処理手法 (2021)
  • Author(s): 鈴木謙吾, 深谷猛, 岩下武史
  • Organizer: The 5th cross-disciplinary Workshop on Computing Systems, Infrastructures, and Programming (xSIG 2021)