2020 Fiscal Year Annual Research Report
Development of Fine-pitch Silicon Strip Detector for Precise CP Violation Measurement in B Meson Decays
| Project/Area Number |
19H01912
|
|---|
| Research Institution | High Energy Accelerator Research Organization |
|---|
Principal Investigator |
中村 克朗 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 助教 (60714425)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
坪山 透 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 講師 (80188622)
岸下 徹一 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 准教授 (80789165)
|
|---|
| Project Period (FY) |
2019-04-01 – 2023-03-31
|
| Keywords | 半導体検出器 / シリコン / ストリップ |
|---|
| Outline of Annual Research Achievements |
本研究は、超高輝度加速器を用いた素粒子フレーバー物理実験であるBelle II実験において、将来の加速器性能向上を見据えたシリコン崩壊点位置検出器のアッ プグレード計画として、薄型挟ピッチの両面読み出しシリコンストリップ検出器を新たに開発することが目的となる。この研究目的のために、厚み150um以下・ス トリップピッチ50umを持つセンサー、およびノイズ1000e-以下・信号時間幅60ns程度の読み出しASICの開発が目標となる。
２０２０年度は、前年度に製作したマスクを使用して、140um厚・ストリップピッチ50umを持つ試作センサーの製作を行った。従来の素粒子実験で使われてきた両面読み出しセンサーの厚みは約300umなので、これに対して半分以下の厚みを実現できる。センサー製作は順調に進み、これを完成することで高エネルギー素粒子実験における初の薄型両面読み出しセンサーの使用に大きな一歩となる。
さらに、前年度にアナログ部分を開発したASICの設計を進めて、デジタル部分を完成させた。この開発により、100kHz以上のL1トリガーレート耐性と、約16usの許容トリガー遅延時間が達成可能となる。これは現行のAPV25チップを用いた性能と比較して、飛躍的な改善となる。また、新しい検出器の信号を用いたL1トリガー信号の生成が可能となるように、トリガー生成用の出力できるように設計した。このようにして開発したASICの試作を開始した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初の仕様を満たし得るセンサーおよび読み出しASICの試作製作を開始することができた。製作は順調に進んでおり、２０２１年度初頭に完了する予定である。
|
| Strategy for Future Research Activity |
２０２０年度の研究により、薄型・挟ピッチDSSDセンサーの試作品製作を開始することができ、２０２１年５月に製作が完了する予定である。またASICも試作品製作が進んでおり、こちらも５月に完成予定である。 ２０２１年度は製作した薄型狭ピッチセンサーと読み出しASICの試作品を用いて、それらの性能評価を行う。これにより本研究の肝となる、薄型挟ピッチシリコン検出器のコンセプトの実証と、読み出しASICの実機における性能を確認する。 試作センサーについては、I-V曲線の測定などを行いセンサーの簡易的な性能試験を行う。センサー厚みが140umと薄く完全空乏化電圧は厚みの2乗に比例する。この完全空乏化電圧を測定し、センサー厚み320umのセンサーと比較することでセンサーが想定どおりの性能が見られるかを確認する。
試作ASICについては、まずはデジタル部分の基本的な機能の確認のために、トリガー受け取り時のデータ出力の確認や、スローコントロールによるレジスタ読み書きの確認を行う。次に、アナログ部分の基本特性の研究のために、DACの出力確認や、アナログ波形整形回路からの出力信号の確認、テストパルス信号を用いた波形整形回路の応答確認を行う。FPGAを用いたASICの出力読み出しシステムを構築し、これを用いてASICのノイズ・ゲイン測定を行う。
さらに、試作センサーとASICを接続した試作検出器を製作する準備として、この試験用回路基板の製作を行う。回路基板は上記のFPGAによる読み出しシステムを用いてデータ収集できるように設計する。また異なるストリップピッチやストリップ長をもつDSSDセンサーでの性能も評価出来るように、別デザインの試作センサーの製作を開始する。
|
