• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2020 Fiscal Year Annual Research Report

性能最適化が容易なマルチパラダイム型高位合成フレームワークの創出

Research Project

Project/Area Number 19H04075
Research InstitutionThe University of Tokyo

Principal Investigator

高前田 伸也  東京大学, 大学院情報理工学系研究科, 准教授 (60738897)

Project Period (FY) 2019-04-01 – 2023-03-31
KeywordsFPGA / 高位合成 / ストリーム計算 / データ転送 / コンパイラ
Outline of Annual Research Achievements

本研究では、再構成可能ハードウェアのFPGAを用いた計算加速を対象に、性能最適化が容易なハードウェア高位設計方式および高位合成フレームワークの実現を目指して研究を進めている。申請者が開発を進めている、演算データフローと制御を分離して記述するマルチパラダイム型設計フレームワークのVeriloggenを発展させ、メモリ容量と帯域の制約下での性能最適化を容易に行うためのチューニング・ノブを持つハードウェア設計方式と、開発者のチューニング方針に基づいて効率的な演算回路とメモリシステムを探索するオートチューニング技術を開発する。
2020年度は、オートチューニング機能を持つ高位合成コンパイラの基盤となる、Veriloggenのプログラミングモデルおよびコンパイラ実装の拡張を行った。データ転送機能を内包しない計算回路の実装を容易にするために、AXI-Streamインタフェースへの対応を行った。これにより近年の多くのSoC FPGAが搭載するハードマクロのDMAコントローラを活用可能になった。あわせて、ストリーム計算回路とAXI-Streamインターフェースを直接接続するために、ストリーム計算パイプラインの適応型ストール機構を実装した。また、アルゴリズムの性質から、本質的にパイプライン処理ができない演算に対応するために、ストリーム計算の中にマルチサイクルの演算を埋め込むためのプログラミングモデルの拡張を行った。加えて、複雑なメモリアクセスパターンを表現するためのプログラミングモデルの拡張を行った。これらの技術の導入により、複雑なアルゴズムについても、従来よりも高い実効効率で演算回路を稼働させることが可能になる見通しであり、深層学習アクセラレータの自動生成に特化した高位合成コンパイラNNgenにおいて、これらの技術による効率向上の度合いを評価するために、NNgenの開発を進めている。

Current Status of Research Progress
Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

年度前半は研究環境の立ち上げおよびCOVID-19への対応により、十分に研究開発の時間を確保することができなかった。また、年度当初は本研究費で技術補佐員の雇用を検討していたが、COVID-19の影響により、適任者を見つけることができなかった。加えて、Veriloggenがいくつかの商用システムで利用されるに際して、本コンパイラの検証と修正に時間を要してしまった。そのため、メモリアクセスパターンの記述を容易にするためのプログラミングモデルの拡張は実現できたが、アクセスパターンの解析によるメモリシステムの自動構築技術の実装には至っていない。一方、より幅広いアルゴリズム・アプリケーションの実装に必要となるコンパイラの基本機能の拡張は順調に進めることができた。全体としては、やや遅れていると言える。

Strategy for Future Research Activity

2021年度は、アプリケーションの動作記述と最適化アノテーションを分離して記述する、高抽象度な高位設計モデルとそのコンパイラを引き続き開発する。また、メモリシステムの自動最適化および自動生成に関する研究を進める。メモリアクセスパターンからデータ供給部と再利用部を自動合成するためのアイデアは既にあるため、具体的な実現方法の検討を進める。プログラミングモデルの開発およびプロトタイプ実装については、研究代表者が引き続き行うが、コンパイラソフトウェアの詳細実装ソフトウェアの開発については、本研究費で技術補佐員を雇用するなどして加速する。

  • Research Products

    (6 results)

All 2021 2020 Other

All Journal Article (1 results) (of which Peer Reviewed: 1 results,  Open Access: 1 results) Presentation (3 results) (of which Int'l Joint Research: 1 results,  Invited: 1 results) Remarks (2 results)

  • [Journal Article] A Hardware-efficient Weight Sampling Circuit for Bayesian Neural Networks2020

    • Author(s)
      Yuki Hirayama, Tetsuya Asai, Masato Motomura, and Shinya Takamaeda-Yamazaki
    • Journal Title

      International Journal of Networking and Computing

      Volume: Vol.10, No.2 Pages: 84--93

    • Peer Reviewed / Open Access
  • [Presentation] カスタマイズ可能!AIアクセラレータジェネレータNNgenを大解剖!2021

    • Author(s)
      山野 龍佑, 高前田 伸也
    • Organizer
      Design Solution Forum 2020
  • [Presentation] オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム2021

    • Author(s)
      高前田 伸也
    • Organizer
      第3回ACRiウェビナー:Softwareエンジニアにも使って欲しいFPGAの実力
    • Invited
  • [Presentation] Hardware/Algorithm Co-optimization for Fully-Parallelized Compact Decision Tree Ensembles on FPGAs2020

    • Author(s)
      Taiga Ikeda, Kento Sakurada, Atsuyoshi Nakamura, Masato Motomura, and Shinya Takamaeda-Yamazaki
    • Organizer
      16th International Symposium on Applied Reconfigurable Computing (ARC 2020)
    • Int'l Joint Research
  • [Remarks] PyHDI/Veriloggen

    • URL

      https://github.com/PyHDI/veriloggen

  • [Remarks] NNgen/nngen

    • URL

      https://github.com/NNgen/nngen

URL: 

Published: 2021-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi