2021 Fiscal Year Annual Research Report
性能最適化が容易なマルチパラダイム型高位合成フレームワークの創出
| Project/Area Number |
19H04075
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
高前田 伸也 東京大学, 大学院情報理工学系研究科, 准教授 (60738897)
|
|---|
| Project Period (FY) |
2019-04-01 – 2023-03-31
|
| Keywords | FPGA / 高位合成 / ストリーム計算 / データ転送 / コンパイラ |
|---|
| Outline of Annual Research Achievements |
本研究では、再構成可能ハードウェアのFPGAを用いた計算加速を対象に、性能最適化が容易なハードウェア高位設計方式および高位合成フレームワークの実現を目指して研究を進めている。2021年度は、本研究で開発する高位合成コンパイラの基盤となる、Pythonに基づくハードウェア設計フレームワークVeriloggenの拡張を行った。専用ロジックによる計算高速化では、オンチップメモリとオフチップメモリ間のデータ転送を計算とオーバーラップさせることが重要である。本年度は、従来のDMAコントローラが複数のショートバーストのリクエストを連続して発行する際に、メモリ帯域を十分に活用できておらず、データ転送の遅延が大きいことを解消するために、DMAコントローラの多重リクエスト管理機構を導入し、複数のin-flightなリクエストをメモリコンローラに対して発行することを可能にした。Veriloggenコンパイラに当該機構を実装し、実装の正当性検証を複数のテストケースにより確認した。そして、DNNハードウェア生成フレームワークNNgenに本拡張を適用し、動作確認を行った。加えて、HBMなどの高帯域なオフチップメモリの性能を引き出すための、カスタムコンピューティング向けのメモリシステムのアーキテクチャとプログラミングモデルのプロトタイプを開発した。データを読み出し消費するロード操作を、読み出し、消費、待ち合わせの3つのマイクロ命令に分離し、計算などの他の操作とのオーバーラップを可能にした。また、対応するメモリシステムのアーキテクチャを開発した。ソフトウェアシミュレーションによるハードウェア構成の検討と、グラフ処理を対象としたアプリケーションの性能評価を行い、キャッシュメモリに基づく方式よりも高い性能を達成することを確認した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
今年度はポストコロナの環境に慣れ、ソフトウェア開発の時間を確保できたため、計算・データ転送性能を改善するためのコンパイラ拡張を順調に進め、開発を完了することができた。また、本研究の核となるカスタムコンピューティング向けのメモリシステムとプログラミングモデルの開発を進めることができ、大きく研究が進展したと言える。自動最適化技術に関しては、これまでの開発物をベースに開発を進められると考えている。
|
| Strategy for Future Research Activity |
2022年度は、高抽象度な高位設計モデルとそのコンパイラを引き続き開発する。また、これまでの開発物に基づいて、メモリシステムの自動最適化および自動生成に関する研究を進める。メモリアクセスパターンからデータ供給部と再利用部のアーキテクチャ・コードの自動合成機構については、まずはシンプルな例について研究を進める。プログラミングモデルの開発およびプロトタイプ実装については、コンパイラソフトウェアの詳細実装ソフトウェアの開発については、本研究費で補助員を雇用して加速する。
|
