2022 Fiscal Year Annual Research Report
性能最適化が容易なマルチパラダイム型高位合成フレームワークの創出
| Project/Area Number |
19H04075
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
高前田 伸也 東京大学, 大学院情報理工学系研究科, 准教授 (60738897)
|
|---|
| Project Period (FY) |
2019-04-01 – 2023-03-31
|
| Keywords | FPGA / 高位合成 |
|---|
| Outline of Annual Research Achievements |
FPGAを用いたドメイン特化計算の高効率化を目的に、性能最適化が容易なハードウェア高位設計フレームワークの実現を目指して研究を進めた。2022年度は、公開成果物のハードウェア設計フレームワークVeriloggenの拡張と最適化、および実アプリケーションへの応用に取り組んだ。
FPGAによる計算高速化では、データパスに効率的にデータを供給するメモリシステムが重要となる。一般的な高位合成ツールにおいては、オンチップメモリとオフチップメモリ間のデータ転送を計算本体をオーバーラップさせ、データ転送の遅延を隠蔽することは容易ではなく、遅延隠蔽をするハードウェア記述はプログラマの負担を大きく増やすことになる。
本年度は、データ転送と計算のオーバーラップを意識しない容易なハードウェア記述から、データ転送と計算をオーバーラップさせて計算を行う効率的なハードウェアを自動的に合成する高位合成技術を開発した。計算とデータ転送を逐次的に行う記述を入力として、ソースコード静的解析によりデータパス稼働時にアクセスするオンチップメモリ領域を特定する。そして、未使用のオンチップメモリ領域に先行的にオフチップメモリからデータを転送し、データ転送完了後にデータパスからアクセスするアドレスを張り替えることでデータ転送遅延を隠蔽する。また、間接参照を含む場合でも計算とデータ転送をオーバーラップさせるための、計算とデータ転送の軽量な同期方式を開発した。密行列積や疎行列積等において性能向上を確認した。また、Veriloggenの実アプリケーションへの応用として、単眼動画像を入力とする奥行き推定のFPGAベースアクセラレータを開発した。開発にはVeriloggenをバックエンドに持つDNNハードウェア高位合成コンパイラNNgenを用いることで、短期間で高性能なシステムを開発できることを示した。
|
| Research Progress Status |
令和4年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和4年度が最終年度であるため、記入しない。
|
