Multi-Paradigm High-Level Synthesis Framework with Productive Performance Optimization Capability

2022 Fiscal Year Final Research Report

• Project/Area Number: 19H04075
• Research Category: Grant-in-Aid for Scientific Research (B)
• Allocation Type: Single-year Grants
• Section: 一般
• Review Section: Basic Section 60040:Computer system-related
• Research Institution: The University of Tokyo
• Principal Investigator: Takamaeda Shinya 東京大学, 大学院情報理工学系研究科, 准教授 (60738897)
• Project Period (FY): 2019-04-01 – 2023-03-31
• Keywords: ハードウェア設計技術 / FPGA / Python

Outline of Final Research Achievements

For the efficiency of domain-specific computations, we have conducted research on a high-level hardware design framework with high performance optimization capability. Based on the Veriloggen, a multi-paradigm hardware design framework developed by the Principal Investigator, which describes arithmetic dataflow and control-flow separately, we developed a novel hardware programming model for easy performance optimization under memory capacity and bandwidth constraints, and developed corresponding efficient arithmetic circuit and memory system synthesis techniques. Using the extended Veriloggen, we also extended the functionality of NNgen, a neural network specific hardware compiler, and demonstrated the effectiveness of the developed techniques in real applications.

Free Research Field

コンピュータアーキテクチャ

Academic Significance and Societal Importance of the Research Achievements

アプリケーションやドメインに特化したハードウェア構成を用いることで高い計算性能と電力効率を達成する、ドメイン特化アーキテクチャ (Domain Specific Architecture) が、機械学習分野を筆頭に注目されており、多くの実用例が報告されている。高い計算効率を達成するドメイン特化ハードウェアを簡単に実現するためのハードウェア設計技術が求められている。本研究で開発を進めたVeriloggenは、オープンソースで提供されるハードウェア設計ソフトウェアであり、半導体開発の民主化技術として、利活用されている。