2021 Fiscal Year Annual Research Report
Development of Universal Processor Core IP with Area and Power Efficiency
| Project/Area Number |
19H04077
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
入江 英嗣 東京大学, 大学院情報理工学系研究科, 准教授 (50422407)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
坂井 修一 東京大学, 大学院情報理工学系研究科, 教授 (50291290)
塩谷 亮太 東京大学, 大学院情報理工学系研究科, 准教授 (10619191)
門本 淳一郎 東京大学, 大学院情報理工学系研究科, 助教 (10909386)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | プロセッサ / 計算機アーキテクチャ / コンパイラ / マイクロアーキテクチャ / グリーンコンピューティング / ASIC / FPGA / チップ試作 |
|---|
| Outline of Annual Research Achievements |
最終年度にあたる2021年度の研究では，これまでのコンパイラ，マイクロアーキテクチャ，ハードウェア設計の各小目標研究を発展させ，さらにこれらの成果を統合した高性能チップ製造および開発環境のオープン化を行った．
コンパイラの研究では生成されるSTRAIGHTコードの品質を高める上で不可欠となる，冗長な転送命令の削減技術を発展させた．グラフ解析や積極的スピルなど，従来のコンパイラになかった新しいアルゴリズムの導入を体系化させた論文は国際会議ICCDに採択され，距離指定型アーキテクチャのコードクオリティ最適化，という新しい分野の開拓を行った．さらに，飛躍的なコード品質向上を予期して先行提案されていた"path equlization"について，その具体的な実装アルゴリズムを明らかにした．また，対応処理系として，新たにC++言語への対応を行い，複数のベンチマークをケーススタディとして実行・性能を確認した．
マイクロアーキテクチャの研究では昨年度開発したRTL実装とベンチマークバイナリを元により詳細な解析を行い，面積・電力を考慮したSTRAIGHTプロセッサ構成や，より効果的なスケジューラ機構の調査を行った．
これらのHW/SW研究を踏まえて，TSMC28nmプロセスによるOoOSTRAIGHTプロセッサの設計・製造を行った．試作チップは従来の高性能RISCプロセッサを越える8命令のフロントエンド幅と柔軟かつ高性能なOoO実行を行うバックエンドを備えている．また，コンパイラやシミュレータ，アセンブラなど，STRAIGHT研究に必要となるアセットをオープン化し，広く利用可能な状態とした．
これらのアーキテクチャの詳細化，開発，評価，オープン化を通して，新しいアーキテクチャの実用性を明らかにするとともに，コミュニティにおける研究利用や商用の運用を可能とする環境整備を達積できたと考えている．
|
| Research Progress Status |
令和3年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和3年度が最終年度であるため、記入しない。
|
