2021 Fiscal Year Annual Research Report
On a noise convolutional neural network
| Project/Area Number |
19H04078
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
中原 啓貴 東京工業大学, 工学院, 准教授 (20624414)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
佐野 健太郎 国立研究開発法人理化学研究所, 計算科学研究センター, チームリーダー (00323048)
佐藤 真平 信州大学, 学術研究院工学系, 助教 (80782763)
|
|---|
| Project Period (FY) |
2019-04-01 – 2024-03-31
|
| Keywords | AI / 深層学習 / CNN / FPGA / 組込みシステム |
|---|
| Outline of Annual Research Achievements |
白色雑音回路の設計方法は様々あるが、書き換え可能なFPGAをプロトタイプとして選択し、FPGAの基本構成要素であるLUTを使った雑音回路を採用した。今年度は佐野研究グループでは、FPGAを用いた雑音畳み込みをはじめとするニューラルネットワーク回路を回路構成要素であるLUTやDSPブロックに効率よくマッピングする手法について研究開発した。また、FPGAに開発したニューラルネットワークを実装して、その処理速度や使用リソース量を明らかにした。佐藤研究グループでは、雑音畳み込みをはじめとするニューラルネットワークの学習結果を評価して、雑音畳み込みの有用性を明らかにした。また、様々な応用事例に対する評価を行った。中原研究グループでは、雑音を活用した低ビットニューラルネットワークの研究開発を行った。低ビットニューラルネットワークのFPGA回路実装の検討を行った。また、雑音を加えても精度劣化が生じない学習ツールを開発した。実用的な応用事例として、物体検出・自然言語処理・領域分割・クラス分類に適用し、提案手法が有用であることを明らかにした。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初申請書通りに計画が進行している。具体的には、学習ツールとFPGA実装が順調に進み、実機での検証が可能になっている。また、研究成果を国際誌や国際学会で出版できている。
|
| Strategy for Future Research Activity |
ニューラルネットワークは大量のパラメータとデータセットを元に高認識率を達成できる機械学習の一モデルであるが、大量の積和演算を処理しなければならず、通常のプロセッサでは低速であり、電力効率が悪いという問題があるため、大量の積和演算を占める畳み込み演算に関して、白色雑音を加えることで処理の大部分を置換する方法を他のアプリケーションに適用し、その有効性を明らかにする。
|
