2022 Fiscal Year Annual Research Report
On a noise convolutional neural network
| Project/Area Number |
19H04078
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
中原 啓貴 東京工業大学, 工学院, 准教授 (20624414)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
佐野 健太郎 国立研究開発法人理化学研究所, 計算科学研究センター, チームリーダー (00323048)
佐藤 真平 信州大学, 学術研究院工学系, 助教 (80782763)
|
|---|
| Project Period (FY) |
2019-04-01 – 2024-03-31
|
| Keywords | AI / CNN / ノイズCNN / FPGA / LSI |
|---|
| Outline of Annual Research Achievements |
雑音CNN回路に既存のパラメータ削減方法である低ビット化と枝刈り手法を適用して更に性能向上させた。CIFAR-10ベンチマーク画像の学習により、ResNetベースのモデルに対して雑音畳み込みは既存畳み込みと等価なので、既存手法と組合せが可能であることを明らかにした。これら組合せをZCU102FPGA評価ボードを用いて実装を行い、組み込みGPUと比較して性能を向上させた。また、雑音CNNの学習高速化のためのFPGAクラスタの環境構築を行い、雑音CNNの学習方式を検討した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初の計画通りにモデルの改良、FPGA実装、学習方式の検討が進んでいるため。
|
| Strategy for Future Research Activity |
前年度までに培った基礎技術を用いてFPGAプロトタイプを応用事例（例えば、姿勢推定、シーン認識、物体認識など）に適用する。提案手法によりパラメータ自体を削減したので学習による更新量もk2分の１に削減できるはずである。しかし、汎用GPUではノイズ生成部分がボトルネックになることが予想できるため、専用回路によるノイズ生成器と1×1サイズ畳み込み回路の組みわせによる学習が必要である。分担者の開発中のFPGAクラスタとその設計手法を用いて学習専用回路をFPGA上に実現する。最後に、本研究成果を元に雑音畳み込み回路自動生成ツールの開発に取り組む。
|
