2019 Fiscal Year Research-status Report
Development of content addressable memory-based massive parallel SIMD matrix processing core
| Project/Area Number |
19K04461
|
|---|
| Research Institution | Ritsumeikan University |
|---|
Principal Investigator |
熊木 武志 立命館大学, 理工学部, 准教授 (60452596)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | 並列処理 / モバイル機器 / 暗号処理 / 組込み機器 / LSI |
|---|
| Outline of Annual Research Achievements |
連想メモリベース演算コアをハードウェア記述言語Verilog-HDLで作成し，更に専用の命令群を定義した．この演算コアの基本構成は128ビット1024ワードの連想メモリを2つ，1ビットの演算器を1024個用意している．それを用いて，基本的な処理である四則演算，論理演算，テーブル変換処理の動作を検証した．その方法としてはVerilog-HDLを用いた論理シミュレーションであり演算や動作の結果に矛盾がないことを確認した．
また，乗算処理や浮動小数点処理で性能を評価し，Armコアの処理能力を超えることができた．更には，現在主流の暗号化アルゴリズムであるAESを実装し，本演算コアのベースとなった技術である超並列演算コアの性能を上回っていることを確認した．
この際に，平文のビット幅やデータ量が連想メモリの容量を超える場合，分割して複数回に分けて処理する事ができた．これはその他の様々なアルゴリズムにも応用できる技術である．このために，アルゴリズムを実装するデータの入出力周りの機能を強化しつつ，サイクル数の評価を行いやすくできるよう工夫を加えている．
現在，これらの経験をベースに機械学習の一種であるリザバーコンピューティングの実装を進めており，データの出し入れを工夫することでループ処理を行い10万行以上の命令を処理しつつ学習を進めている．
今年度の研究成果は，国際学会2件，国内学会2件，受賞1件である．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
基本機能の動作検証を終了し，暗号化の実装まで行えたため．
|
| Strategy for Future Research Activity |
現在，画像処理や機械学習の実装に関して研究を進めている．
また既存のプロセッサと比較する際の実装環境を構築する必要がある．
|
| Causes of Carryover |
購入した物品の価格が抑えられたため，次年度使用額が生じた．
次年度は，この残額を合わせてチップに実装するための評価ボードの開発に着手する．
|
