2020 Fiscal Year Research-status Report
Development of content addressable memory-based massive parallel SIMD matrix processing core
| Project/Area Number |
19K04461
|
|---|
| Research Institution | Ritsumeikan University |
|---|
Principal Investigator |
熊木 武志 立命館大学, 理工学部, 准教授 (60452596)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | 並列処理 / モバイル機器 / 暗号処理 / 組込み機器 / LSI |
|---|
| Outline of Annual Research Achievements |
今年度は連想メモリベース超並列演算コアの基本動作コマンドを用いて，様々なマルチメディアアプリケーションをの実装を試みた．連想メモリベース超並列演算コアは，連想メモリをベースとしていることで既存のプロセッサと異なり，算術論理演算とテーブル変換の並列処理を両立することができるアーキテクチャである，よってより多くのマルチメディアアプリケーションを高速化することが可能になる．
このことを実証するために，暗号化処理を実装して比較を行った．暗号化処理は上述した2つの処理を含んでいるものであり，特にブロック暗号はS-boxと呼ばれる変換処理を含んでいることが知られている．今回はAESと軽量ブロック暗号であるPRESENTの実装を行った．既存の暗号処理回路は複数のテーブルを用意して並列化を行っていたが，連想メモリベース超並列演算コアは先に述べた基本コマンドを組合わせて，超並列に繰り返し論理演算を行いつつ，テーブル変換を並列に行えることができる．
実装した結果，1,024の平文が並列に処理され正確に暗号化されていることが確認できた．この得られた結果とRaspberryPi4に搭載されているArmコアとで比較を実施した．その結果，Armコアによる最適化を行った処理とAESと比較して約2.5倍の処理速度向上が確認できた．また，PRESENTでは同条件で約6.87倍の処理速度向上が図れた．暗号化処理以外では画像処理における畳み込み演算やリザバーコンピューティングの処理を実装中である．
今年度の研究成果は，国際学会2件であり，この論文のうち1件が内容を受賞相当と評価され，論文誌への執筆と推薦された．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
暗号処理をはじめ，いくつかのアルゴリズムの実装を行っておりバグ等は見つかっていないため．
|
| Strategy for Future Research Activity |
現在実装しているマルチメディアアプリケーションである，画像処理における畳み込み演算やリザバーコンピューティングの評価行う．これらを実装を行う上で，現在用意している基本コマンドで対処することが困難な場合は必要に応じてコマンドの追加を検討する．これらはシミュレーションベースで行い，極力必要なクロックサイクル数を削減していく．
更には，基本的な演算処理を中心とした実機による動作検証を行う．ハードウェア実装のためには再構成可能素子であるFPGA等へのハードウェアを用いる．FPGAをはじめとするハードウェアを利用する場合は，実装量に限度があるため，動作可能な並列度を調査する．その後，動作周波数や消費電力の測定を行う．特に消費電力に関しては一般的な連想メモリを実装し，それを動作させた上で消費電力の増分を測定する．連想メモリベース超並列演算コアは連想メモリに演算器等を付加しているため，消費電力は増える傾向にあるが，その増分が大きい場合はアーキテクチャ構成やハードウェア記述の改善を図っていく．
|
| Causes of Carryover |
次年度の予算と合わせてハードウェア実装に関係する物品を購入するため．
|
