2020 Fiscal Year Research-status Report
Reseach on p-MTJ-Based Ultra-Low-Power Nonvolatile Neuromorphic Circuit Architecture
| Project/Area Number |
19K04526
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
馬 奕涛 東北大学, 電気通信研究所, 助教 (30622667)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | 高速・超低電力不揮発ニューロモーフィックシステム / メモリタイプニューロモーフィックアーキテクチャ / 4T-2MTJ差動対型STT-MRAM / スパイキング・ニューラルネットワーク / 全畳込み・ニューラルネットワーク / デジタル化の2値/多値のシナプス / 電圧モードニューロン / 電流モードニューロン |
|---|
| Outline of Annual Research Achievements |
本研究は、スパイキングニューラルネットワーク(SNN)専用回路アーキテクチャで実現したニューロモーフィックチップ(NC)システムの提案・設計・検証・評価を一貫に行い、高速・低消費電力のメモリタイプ不揮発NC回路アーキテクチャの確立を目的としている。
2020年度は、前年度まで提案・開発した、2値/多値のシナプス回路と、電圧モードニューロン体回路を用いて、1Kシナプスと1個のニューロン体から構成されるニューロンユニット回路アーキテクチャを設計し、SPICEシミュレーションを用いて、10ns高速スパイク入力に対するスパイクタイミング依存可塑性(STDP)学習とSNN認識の回路動作を検証できた。それに加え、提案ニューロンユニットに基づく1Mシナプス・１KニューロンのCMOS/MTJ混載不揮発NCシステムの全体設計を完成し、そのシナプスTEG回路の実測結果と全体回路のSPICE検証結果をベースに学術論文1件と学会論文１件の投稿を進めている。それから、高速スパイク入力によって、同時にシナプス演算動作制御とシナプスの自律パワーマネジメント制御を行うことで、設計した不揮発NCシステムにおける大幅な消費電力削減効果をSPICEによって検証した。その結果に基づいて、シナプス演算動作制御をベースにPCT特許１件と、自律パワーマネジメント制御をベースに日本特許１件を出願した。更に、本提案のSTDP学習の比較対象としのクラスタリング教師無学習TEG回路の実測と性能評価を行い、本提案のSNN認識の比較対象とする全畳込みニューラルネットワーク（FCNN）認識の量子化技術を提案し同じく性能評価を行い、その結果で学会論文２件と学術論文４件を発表した。
次年度から、SPICEベースに提案CMOS/MTJ混載不揮発NCシステムの応用デモ実験を行い、演算速度と消費電力の優位性の定量的な評価解析へ進める予定である。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
今年度は、まず前年度で提案した、4T-2MTJ差動対型記憶素子に基づく2値/多値のシナプス回路と、Floating-Gateトラジスタに基づくIntegrate-and-Fire電圧モードニューロン体回路を中心に、1Kシナプスと1個のニューロン体から構成されるニューロンユニット回路アーキテクチャを設計しました。そして、実測評価データから生成した精密MTJデバイス特性をベースにしたSPICE回路シミュレーションを用いて、10nsパルス幅の高速スパイク信号をベースに、入力画像情報をスパイク信号のレイテンシーと周波数に変換し、画像に対するスパイクタイミング依存可塑性(STDP)学習とスパイキングニューラルネットワーク（SNN）認識の回路動作を検証できました。
それに加えて、提案ニューロンユニットに基づく1Mシナプス・１KニューロンのCMOS/MTJ混載不揮発NCシステムの全体設計を完成し、そのシナプステスト回路の実測結果と全体回路のSPICE検証結果をベースに学術論文1件と学会論文１件の投稿を進めております。それから、本提案の不揮発NCシステムでは、高速スパイクでシナプス演算動作制御する同時に、スパイクの速度と同レベルの自律パワーマネジメント制御を行うことで低消費電力化を実現しています。その消費電力削減効果の結果に基づいて、シナプス演算動作制御をベースにPCT特許１件と、自律パワーマネジメント制御をベースに日本特許１件を出願しました。
最後に、来年度に予定している応用デモ実験と性能優位性評価のバックグラウンドとして、本提案のSTDP学習の比較対象とするクラスタリング教師無学習TEG回路の実測性能評価、及び、SNN認識の比較対象とする全畳込みニューラルネットワーク認識の量子化技術提案とその性能評価をそれぞれ行い、学会論文２件と学術論文４件を発表しました。
|
| Strategy for Future Research Activity |
次年度から、最終年度として、既に完成した不揮発ニューロンユニットと１Mシナプス/１Kニューロンの全体不揮発NCシステムアーキテクチャの提案・設計・動作検証の結果に基づいて、画像応用にフォーカスし、STDP学習とSNN認識のデモ実験をソフトウェアとハードウェアの２つのアプローチにおいて行います。そして、電圧モードニューロンを中心に、電流モードニューロンとの性能比較だけではなく、他の最新研究のNCシステムに対する演算速度と消費電力の性能優位性も含めて定量的に評価・比較を行う予定です。
更に、提案不揮発NCシステムは、タイムドメインの情報処理を行う必要があるので、動作安定性を確保するために、入力と出力スパイク信号ともにクロック信号と同期して動作しています。その動作安定性の定量評価のために、Monte Calro SPICEシミュレーションにより、pMTJ特性バラツキに伴うシナプスとニューロンユニットの動作変動の解析を行います。それに加えて、提案不揮発NCシステム演算性能の電源電圧依存性、スパイクパルス幅依存性及び動作温度依存性について解析を行う予定です。
それから、複数不揮発NCを用いたマルチコア不揮発NCシステムの設計検証と評価比較も進める予定です。最後に、演算速度と消費電力の性能の一環として、単コアシステム/マルチコアシステムを純粋デジタルアーキテクチャによるFPGA実装を並行的に検討したいと考えております。
|
| Causes of Carryover |
今年度では、大規模不揮発NCアーキテクチャの設計と回路シミュレーション検証を行うために、「設計検証のためのワークステーション」と「汎用プロセッサとの性能比較のための計算機」の設備備品購入を進めてきたが、コロナウイルスの影響で発表学会は全部バーチャルOn-Line開催になったので、旅費等が発生しなくなり、一部交付金額が残っております。次年度使用額として、最終年度の交付金額と合わせて、デジタル実装用FPGAとライセンスの購入のために使用させて頂きたくお願いを申し上げます。
|
