2021 Fiscal Year Final Research Report
Reseach on p-MTJ-Based Ultra-Low-Power Nonvolatile Neuromorphic Circuit Architecture
| Project/Area Number |
19K04526
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 21060:Electron device and electronic equipment-related
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
MA YITAO 東北大学, 電気通信研究所, 助教 (30622667)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | 高速・超低電力不揮発ニューロモーフィックシステム / メモリタイプニューロモーフィックアーキテクチャ / STT-MRAM / スパイキング・ニューラルネットワーク / 全畳込み・ニューラルネットワーク / 物体認識/パターン認識システム / 多値の不揮発シナプス / 電圧/電流モードニューロン |
|---|
| Outline of Final Research Achievements |
In this research, a high-speed and low-power memory-type nonvolatile neuromorphic-chip (NC) architecture is successfully established for realizing the spiking-neural-network (SNN) by coherently completing the circuit design, operation verification and performance evaluation of the NC system with the original proposed architecture.
During the 3-year research, we firstly proposed the original nonvolatile NC circuit architecture consisting of MTJ-based multi-valued synapses and current-mode/voltage-mode neurons. Then, we completed the circuit design of the nonvolatile NC core for single SNN layer and the entire nonvolatile NC system with eight 4K-synapse/64-neuron NC cores for 8-layer deep SNNs under 55nm-CMOS/56nm-MTJ hybrid technology, and successfully verified the high operation speed of 20ns-spike learning/recognition and μW-level low power consumption. Based on these results, 8 domestic/international patents, 7 journal papers and 4 international conference papers are accomplished.
|
| Free Research Field |
集積回路システム
|
| Academic Significance and Societal Importance of the Research Achievements |
本研究は、STT-MRAMに基づいた高速・低消費電力の不揮発NC回路アーキテクチャを確立した。提案技術は、STT-MRAMの中核である垂直磁化型磁気トンネル接合(pMTJ)デバイスの優れた不揮発性および高速性、高書換耐性を活かすことにより、SNN処理のスパイク信号を電源駆動信号として用いる高速な自律電源管理を可能にし、デバイス、脳型情報処理と集積回路技術のフロンティアから脳型情報処理システムの電池駆動エッジデバイスへの応用に向けた基盤技術を創出した。その上に、本技術は生体脳のように素子ばらつきを許容して知能処理を行う脳型計算機構の解明等、脳科学や集積回路工学における新学理の発見にも貢献できる。
|
