2021 Fiscal Year Annual Research Report
電子機器の静電気耐性改善に要するESD保護素子モデリング技術の確立
| Project/Area Number |
19K04930
|
|---|
| Research Institution | Tokyo University of Science |
|---|
Principal Investigator |
吉田 孝博 東京理科大学, 工学部電気工学科, 教授 (10385544)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | 静電気耐性 / 静電気放電 / ESD保護素子 / ESDストレスシミュレーション / バリスタ |
|---|
| Outline of Annual Research Achievements |
本研究の目的は，電子機器の静電気（ESD）耐性改善のために機器に数多く実装されるESD保護素子に対して，同一仕様の素子間の特性や性能の差も表現できる水準を備えた，素子の計測・評価技術，ならびにESDストレスシミュレーションのための素子のモデリング手法の改善である．
本研究期間には，これまでに提案し研究を進めてきた素子の動的応答特性モデリング手法の精度改善と，本手法を他品種の素子へ対応させる改良を進める実施計画に従い，下記の研究成果を得た．
(1)素子の特性を計測する際に用いるベクトルネットワークアナライザ（VNA）のキャリブレーションに，計測用基板を用いたポート拡張を追加することで，計測用基板の影響を低減し，精度を改善した．
(2)計測用基板をコプレーナ線路で設計・製作することで素子を表面実装化し，基板のインピーダンス整合精度を改善した．
(3)素子の動的特性をモデリングした提案回路構成を用いてESDストレスシミュレーションを行う際の精度低下の一因が，素子の動作・非動作状態を表現する3つの回路要素の切り替え時刻における各回路の波形の不連続性によるものであることを突き止めた．そして，2022年度からの継続課題に結びつく，この解決法，ならびに回路シミュレータへの実装方法を考案した．
(4)先行研究で対象としたTVSダイオードに加えて，今回はESDサプレッサとバリスタへの提案手法の適用を検討した．そして，仕様がほぼ同等な3種類のバリスタの計測を，現有の機器・計測方法で対応できる電流範囲で行い，提案手法がバリスタにも有効に適用できることを確認した．一方，ESDサプレッサには現有の機材・方法では対応できないことが分かり，2022年度からの継続課題に結びつく，短時間パルスでDCバイアスを印加する短時間間欠VNA測定のための装置・回路を考案した．
|
Research Products
(1 results)
