2020 Fiscal Year Research-status Report
IoTデバイスのための組込みアプリケーションへの自動適応化技術
| Project/Area Number |
19K11873
|
|---|
| Research Institution | Japan Advanced Institute of Science and Technology |
|---|
Principal Investigator |
田中 清史 北陸先端科学技術大学院大学, 先端科学技術研究科, 教授 (20333445)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | リアルタイムシステム / 命令セット / 適応化 / FPGA / リアルタイムスケジューリング |
|---|
| Outline of Annual Research Achievements |
本研究は，組込みアプリケーションの要求にしたがって必要最小構成のCPUおよびOSを自動生成する技術を研究し，IoT時代における機器開発の効率化，コスト削減，および性能向上を支援することを目的としている．2020年度以降は全体計画のうち，(6)適応化用CPUの詳細設計・開発，(7)CPU適応化ツールの実装，(8)適応化用OSの詳細設計・開発，(9)OS適応化ツールの実装，(10)適応化CPU・OSの評価，(11)適応化スケジューラの実装，および(12)適応化スケジューラのリアルタイム性評価について研究を進める計画であるが，このうち2020年度は主に(6)，(8)，(11)を実施した．
上記項目(6)について，組込みシステムで使用実績のあるMIPS命令セット，および現在新たな命令セットとして注目されているRISC-V命令セットを対象とし，コスト／消費電力削減を目的とし，機器上で実行されるアプリケーションにおいて必要な命令を実行するためのハードウェア資源のみを持つ最適化されたプロセッサを生成する技術について，初年度に策定した基本方針および詳細設計に基づき，実際に設計を行った．設計したCPUはFPGAを対象として正しく動作することが確認された．
これと並行して，項目(8)において，初年度に実施した適応化OSの方針検討および詳細設計に基づき，適応化対象となる組込みOSを設計し，上記のCPUと組み合わせてFPGA上で正しく動作することが確認された．
項目(11)において，適応化スケジューラの実装を行った．対象タスクスケジューリング方式は本研究で提案・評価してきた方式である．
以上の研究成果について国際会議で発表を行い，またその一部はジャーナル論文として掲載された．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
【研究実績の概要】で述べた通り，研究実施計画として挙げた項目(6)，(8)，(11)についてすべてを達成した．
項目(6)に関して，MIPS命令セット，RISC-V命令セットともに，フルセットではないものの，通常のアプリケーションが使用する命令群はそのほとんどが実装できた．実装はハードウェア記述言語 Verilog-HDLを使用し，シミュレーションおよび実装トライアルはXilinx社のFPGA開発用統合環境であるVivadoを使用した．設計したCPUは実際の組込みOSが稼働できるレベルのものである．
項目(8)について，μITRON4.0仕様（スタンダードプロファイル）に準拠したOSを開発した．スタンダードプロファイルにしたがうことにより，実用的な組込みアプリケーションを対象とすることが可能となっている．OS本体に加え，静的APIを入力し，システムのコンフィグレーションを行うコンフィグレータも実装した．
項目(11)に関して，これまで研究してきたタスクスケジューリングアルゴリズムを実際のコードとして実装した．これを上記の組込みOSのスケジューラに搭載し，アプリケーション内で意図したタスクスケジューリングが可能であることが確認できた．
上記の内容に関して，スケジューラの部分に関して国際会議1件の発表を行い，その他の提案，実装についてまとめたものがジャーナル論文として採録された．以上から，当初の計画通り遂行し，おおむね順調に進展しているといえる．
|
| Strategy for Future Research Activity |
今後は，全体計画のうち項目(7)，(9)，(10)，および(12)を実施する．2020年度に実施した項目(6)の適応化CPUを具現化するために，項目(7)においてFPGAを対象として本研究の目的の一つである自動適応化を実現するツールを，初年度の基本設計に基づき実装していく．GUIを含むこのツールのひな形は既に試作しており，機能の充実化と最適化により完成を目指す．
項目(9)では，2020年度に設計した適応化OSを入力とし，アプリケーションに特化した最適なOSを自動生成するツールを実装する．これについてもひな形を試作済みであり，最終年度に速やかに完成することが期待できる．以上のCPU適応化ツールとOS適応化ツールを統合し，項目(10)において，組込み用途のベンチマークアプリケーションに対して，統合環境としての総合的な評価を行う．同時に2020年度に実施した項目(11)における適応化スケジューラを使用し，項目(12)においてリアルタイムアプリケーションを対象として，実現したシステムの性能評価を実施する．
評価において得られた結果をまとめ，国際会議およびジャーナル論文として発表していく予定である．
|
| Causes of Carryover |
各種研究会議がオンライン開催となったため，予定していた旅費について執行されなかったことから次年度使用額が０より大きくなった．令和３年度の研究実施をより円滑にするため，人件費・謝金に充てる予定である．
|
