• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2023 Fiscal Year Research-status Report

Research on Test Methods for Power Distribution on Three-Dimensional Integrated Circuits

Research Project

Project/Area Number 19K11883
Research InstitutionTeikyo Heisei University

Principal Investigator

蜂屋 孝太郎  帝京平成大学, 人文社会学部, 教授 (40540381)

Project Period (FY) 2019-04-01 – 2025-03-31
Keywords3次元集積回路(3D-IC) / シリコン貫通ビア(TSV) / オープン故障 / 構造テスト / 診断性能 / 最適化問題
Outline of Annual Research Achievements

昨年度に引き続き、2つの半導体チップを積層する3次元集積回路(3D-IC)に電源を供給する電源TSV(シリコン貫通ビア)のテストにおいて、抵抗測定を行う箇所を探索するアルゴリズムの研究を実施した。このテスト手法では、1つの電源TSVのオープン故障(断線)を検出するために、電源端子間の抵抗を1回測定する。しかし診断性能が低い場合(誤診断の確率が高い場合)には、もう1つ別の電源端子間抵抗を測定して製造ばらつきによる抵抗変動をキャンセルする。この手法は「ばらつきキャンセル法」と呼ばれ、1つの電源TSVのオープン故障(断線)を検出するために異なる電源端子間の抵抗を2回測定する。
昨年度は、ばらつきキャンセル法を適用しない場合に、最も診断性能が高くなる抵抗測定箇所を探索するアルゴリズムを開発した。今年度はこれを拡張し、ばらつきキャンセル法を適用した場合に、最も診断性能が高くなる抵抗測定箇所を探索するアルゴリズムを開発した。概ね最適な測定箇所が得られる経験則が既に知られていたため、これを初期値として山登り法により、より良い局所解を求めるアルゴリズムを提案した。シミュレーションによって本提案手法の性能を評価した。すべての測定端子の組み合わせを試行する「しらみつぶし法」によって真の最適解を求める場合と比べ、本提案手法の実行時間は約17倍高速であった。しかし、真の最適解ではなく、若干診断性能が劣る解(測定端子)が得られることがあった。この診断性能の劣化は最大で-1.62%、平均で-0.44%であり無視できるレベルであると考えられる。
本提案手法について、国内学会1件、および国際学会1件の発表を行った。

Current Status of Research Progress
Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

研究自体の進捗は予定通りだったが、論文誌への投稿を行うことができなかったため。

Strategy for Future Research Activity

本研究課題に関するこれまでの成果を1つの論文にまとめ、学術論文誌に投稿し、採択を目指す。

Causes of Carryover

学術論文誌への投稿を計画どおりに実施できなかったため、予定していた出版費用が未使用のままとなった。次年度は学術論文誌への投稿を行い、出版費用として使用する。

  • Research Products

    (3 results)

All 2024 2023

All Presentation (3 results) (of which Int'l Joint Research: 1 results)

  • [Presentation] A Search Algorithm for Optimal Resistance Measurement Points in Testing Power TSV with Manufacturing Variation Cancellation2024

    • Author(s)
      Yudai Kawakami, Koutaro Hachiya
    • Organizer
      The 25th Workshop on Synthesis And System Integration of Mixed Information technologies
    • Int'l Joint Research
  • [Presentation] 電源TSVのテストにおけるサンプリングによる欠陥カバレッジ推定2024

    • Author(s)
      蜂屋 孝太郎、川上 雄大
    • Organizer
      電子情報通信学会 VLSI設計技術研究会
  • [Presentation] 電源TSV検査で製造ばらつきキャンセルを行う際の抵抗測定箇所最適化アルゴリズムの提案2023

    • Author(s)
      川上雄大、蜂屋孝太郎
    • Organizer
      情報処理学会 DAシンポジウム 2023

URL: 

Published: 2024-12-25  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi