2019 Fiscal Year Research-status Report
マルチモデルサンプリングに基づくSoCの欠陥レベル見積り及び削減法
| Project/Area Number |
19K11884
|
|---|
| Research Institution | Nihon University |
|---|
Principal Investigator |
新井 雅之 日本大学, 生産工学部, 准教授 (10336521)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | クリティカルエリアサンプリング / 欠陥レベル / 重み付き故障カバレージ / LSIテストパターン生成 |
|---|
| Outline of Annual Research Achievements |
本研究の目的は，超微細プロセスで製造された大規模半導体デバイスに対して，その市場不良率（欠陥レベル）を高精度に見積もる手法，および欠陥レベルを高度に削減可能なテストパターン生成法の開発である．
2019年には，主に個別故障に着目した欠陥動作の解析，欠陥箇所の推定と，制約のある環境下でのテストパターン生成法について基礎的な検討を進めた．欠陥動作解析，テストパターン生成法に関しては，テスト時の消費電力増大の問題を抑制するために低消費電力テストの制約を導入し，固定故障動作および遅延故障動作の解析，およびこれらを少ないパターン数で検出可能なテストパターン生成法について検討した．Partial MaxSATを応用したテストパターン生成アルゴリズムについて提案し，2件の国際ワークショップ発表を行った．
欠陥箇所の推定に関しては，レイアウトデータと過去の解析結果に基づく未知欠陥位置の推定法について検討を進め，論文執筆を準備中である．
また，SATのシステムレベル耐故障設計への応用として，SDNスイッチのルールテーブルの分割手法について検討を行い，国際会議発表を行った．現在，学術論文の投稿準備中である．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
欠陥動作解析，テストパターン生成法に関しては，おおむね予定通り進めることができた．テスト時の消費電力増大の問題を抑制するために低消費電力テストの制約を導入し，固定故障動作および遅延故障動作の解析，およびこれらを少ないパターン数で検出可能なテストパターン生成法について検討した．Partial MaxSATを応用したテストパターン生成アルゴリズムについて提案し，2件の国際ワークショップ発表を行った．
欠陥箇所の推定に関しては，レイアウトデータの作成は行わず，公開され無償利用可能なレイアウトデータを入手し実験を進め，おおむね予定通りの進捗が得られた．レイアウトデータと過去の解析結果に基づく未知欠陥位置の推定法について検討を進め，論文執筆を準備中である．
さらに，システムレベル耐故障設計への応用技術についても検討し，SDNスイッチのルールテーブルの分割手法の提案を行った．
|
| Strategy for Future Research Activity |
2020年度以降は，初年度に得られた知見をもとに，より大規模な回路におけるテストパターン生成について検討を進める．具体的には，対象故障の絞り込み（クリティカルエリアサンプリング）の最適パラメータの検討を行う．また，欠陥位置推定による故障候補の故障カバレージ向上に対する影響についても評価を進める予定である．
|
| Causes of Carryover |
公開されていたレイアウトデータを無償にて入手できたため，初年度に計算資源を購入する必要性が薄れた．また，予定していた3月の学会発表2件が新型コロナウイルスの影響により開催中止となったため繰越額が生じた．
今後，緊急事態宣言の解除を待ち，学会発表，調査を行う．また，必要に応じて適切に計算資源（PC,クラウド）の購入に充てる予定である．
|
