2020 Fiscal Year Research-status Report
CMOS-compatible ultra-low-power non-volatile memory and its application to sensor node chip
| Project/Area Number |
19K11889
|
|---|
| Research Institution | Ritsumeikan University |
|---|
Principal Investigator |
越智 裕之 立命館大学, 情報理工学部, 教授 (40264957)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
今川 隆司 立命館大学, 情報理工学部, 助教 (90771395)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | プログラマブルROM / メタルフリンジキャパシタ / フローティングゲート / マイクロエナジーハーベスティング / Self-poweredなセンサノードチップ |
|---|
| Outline of Annual Research Achievements |
本研究では、通常のCMOSプロセスで製造可能であり、かつ、書き込み時の消費電流が極めて小さい不揮発性メモリ素子を用いたプログラマブルROMを実現し、これを用いたSelf-poweredなセンサノードや、低廉な不揮発性プログラマブルロジックなどの有用性を示すことを目的としており、令和2年度は下記3項目に取り組んだ。
(1) FiCC (Fishbone-in-Cage Capacitor)を用いたCMOS互換な不揮発性メモリセルアレイの方式検討を行った。前年度にはこのメモリ素子単体の素子特性測定を詳細に実施し、このメモリ素子2個を相補的に組み合わせて差動増幅回路で読み出すことにより、0.5V程度の低電源電圧でも長期間に渡って読み出しが可能であるという知見を得た。今年度は、このメモリセルアレイの実現に必要なデコーダやセンス回路等の周辺回路を検討した。16×16ビットのメモリセルアレイを回路シミュレーションで評価した結果、差動増幅回路により良好な読み出しが可能である一方、多数の高耐圧トランジスタの使用による面積の増大が看過できないことも明らかになった。
(2) 提案する不揮発性メモリ素子を用いた構成情報が不揮発なプログラマブルロジック（FPGA）の検討を行った。SRAM型FPGAに対し、不揮発性に加えて小面積という付加価値も持たせるべく、この構成情報メモリは相補型とせず、1ビットあたり4トランジスタで実現する回路を考案し、回路シミュレーションで動作を確認した。
(3) 最終目標であるSelf-poweredなセンサノードチップの実現に向け、上記以外の構成要素の検討も行った。チャージポンプ回路については同一チップ上の太陽電池の面積を逼迫しないよう、キャパシタの面積を抑える設計方法論を検討した。温度センサについては、試作チップを測定し0.5Vの電源電圧で温度計測が可能であることを示した。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
不揮発性メモリセルアレイの構成方式については必要な検討を行い、読み出しに必要な差動増幅回路の設計と制御信号のタイミング設定などを終えることができた。書込み回路を改良して高耐圧トランジスタ数を減らすことが望まれるが、これにより更に優れたものを提案できる見通しである。不揮発なプログラマブルロジックについては、メモリ素子の書き込み、読み出し動作を回路シミュレーションで確認することができ、実証チップの設計に進む準備ができたと言える。チャージポンプ回路については、照度と連動してクロック周波数を変化させるPDC回路を用いることでMPPT（最大電力点追従）制御が実現できる見通しを立てることができた。温度センサの実測結果は国内研究会で発表した。
|
| Strategy for Future Research Activity |
令和3年度は、FiCCを用いた不揮発性メモリセルアレイについて、前年度に得られた知見を踏まえ、書込み回路を改良して高耐圧トランジスタ数を減らしたものを設計し、その要素技術検証のため、16×16程度のメモリセルアレイのチップ試作および測定を行う。また、FiCCを用いた不揮発性プログラマブルロジックについて、前年度に考案した4トランジスタのメモリセルの要素技術検証のため、4入力程度のLUT (look-up table) のチップ試作および測定を行う。センサ回路として、0.5V程度の電源電圧で動作可能なイメージセンサセルを設計し、その要素技術検証のため、16×16程度のイメージセンサアレイのチップ試作および測定を行う。チャージポンプ回路について、照度と連動してクロック周波数を変化させるPDC回路を用いることでMPPT（最大電力点追従）制御が実現できることを実証するため、面積効率を考慮したチャージポンプ回路付きオンチップ太陽電池のチップ試作および測定を行う。また、最終目標であるSelf-poweredなセンサノードチップのコンセプト実証チップも設計、試作する。これらの成果を随時、国際会議や論文誌に投稿する。
|
| Causes of Carryover |
メモリセルアレイの構成方式の検討過程で高耐圧トランジスタが占める回路面積が看過できないことが判明し、予定していたチップ試作の一部をとりやめた。またコロナ感染拡大の影響により、出張旅費の執行が0円になった。次年度は早い段階からチップ試作を行い、遅れを取り戻す計画である。
|
