2019 Fiscal Year Research-status Report
A low-power direct-RF sampling receiver for IoT wireless applications
| Project/Area Number |
19K11890
|
|---|
| Research Institution | Osaka Institute of Technology |
|---|
Principal Investigator |
木原 崇雄 大阪工業大学, 工学部, 准教授 (10736458)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | 直接RFサンプリング受信機 / 時間インターリーブA/D変換器 / 電圧制御発振器 |
|---|
| Outline of Annual Research Achievements |
令和元年度は、直接RFサンプリング受信機を構成する次の要素回路を65 nm CMOSプロセスで設計した。
1. 完全差動ソース接地増幅器：一般的なソース接地増幅器で用いられているソースインダクタを用いずに入力インピーダンス整合を行った。入力ゲート端子に村田のインダクタモデルを接続した状態で増幅器をシミュレーションした。消費電力が2 mWで動作周波数が1 GHzのときに、-10 dB以下のS11、27 dBのS21、3.2 dBのNFが得られた。
2. トラック&ホールド（T&H）回路：ADCの入力コモン電圧（680 mV）に対応できるT&H回路を、PMOSトランジスタを用いて構成した。また、リセットトランジスタを設けてメモリ効果（出力電圧が入力電圧に依存する）をなくすとともに、差動構成とすることでキャリアリークを抑圧した。
3. 25%デューティー比の4相クロック信号の生成回路：直交分周器で外部からの差動信号（2.0 GHz）を4相信号（1.0 GHz）に変えた後、それぞれをNAND回路に通すことでそれらのデューティー比を50%から25%にした。
4. 時間インタリーブVCOベースA/D変換器：スタンダードセルのみで遅延器を構成し、それらを用いて8段VCOを構成した。このVCOと前述の回路を用いて時間インターリーブADCを構成した。920 MS/s動作時に消費電力が5 mW（デジタル部を除く）で、59 dBのSNRが得られることをシミュレーション上で確認した。
これらの研究成果を査読付き国際会議で論文(2件)として発表し、さらに国内の学会でも報告(5件)した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
計画書で令和元年度に目標とした項目(直接RFサンプリング受信機の要素回路の設計)に関しては、計画通りに実行できた。しかし、A/D変換器の設計が遅れたために、当初の計画であった今年度中にそのチップを試作することができなかった。しかし、翌年度(令和2年度)に予定していたデジタルフロントエンドの論理設計（Verilog-HDL）を前倒しで進めることができたので、研究計画全体としてはおおむね順調に進んでいる。
|
| Strategy for Future Research Activity |
直接RFサンプリング受信機の設計と検証を終わらせて、試作請負会社に設計データを提出する。その後、チップの評価に必要な準備（評価ボードの作製と計測装置のレンタル）を行う。もし測定結果から回路動作・特性の不具合が見られたならば、その改善を行う。
|
| Causes of Carryover |
(理由) 当初の計画では、A/D変換器の設計データを今年度中に提出し、そのチップを試作・測定する予定であった。しかし、その設計と検証が間に合わなかったので、試作費用（物品費）と測定に関係する費用（その他）を執行することができなかった。
(使用計画)
現在、令和2年10月に受信機（A/D変換器を含む）の設計データを試作請負会社に提出できるように研究を進めている。そのチップは令和3年1月に納品される予定である。したがって、今年度に執行できなかった予算(チップ試作・評価ボード・実装・測定機器)は令和3年1月以降に執行する。
|
