2020 Fiscal Year Research-status Report
A simple and precison synchronization scheme for low latency networks
| Project/Area Number |
19K11954
|
|---|
| Research Institution | Daido University |
|---|
Principal Investigator |
桑野 茂 大同大学, 情報学部, 教授 (20761513)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | 同期 / 低遅延ネットワーク / 時刻同期 / 周波数同期 |
|---|
| Outline of Annual Research Achievements |
本研究では、既設インフラを活用したLAN等の閉域ネットワークへタイムセンシティブネットワーク技術を適用することによる低遅延サービスの実現において、その要素技術であるサーバ－クライアント間での簡易かつ高精度な時刻・周波数同期システム技術を確立するため、標準電波等を活用した簡易な周波数同期方式とネットワークベースの簡易な時刻同期方式を併用することによる高精度な同期方式を検討し、数値シミュレーションならびに実機を用いた実験においてその同期性能を評価するとともに、実用化の際に課題となる同期信号喪失時における発振器のホールドオーバ動作の安定運用を実現するための手法を確立することを目的とする。
2020年度においては、FPGAを用いた試作に関する準備を行い、周波数同期ならびに時刻同期部分に関する方式設計ならびに機能設計を行った。また、周波数同期に関してアナログフロントエンドの検討を行うとともに、デジタル信号処理をベースとした位相同期ループを構成しその基本特性を確認した。ホールドオーバ特性に関しては、基本的に温度変動による周波数変動が変動の主要因であることを前年度の検討結果で確認したため、位相同期ループを温度変動環境で動作させ、温度と周波数変動の関係を測定した。この結果に基づいてホールドオーバ時の発振器制御電圧制御実験を行い、TCXOを用いた場合の数百ppbの周波数変動を10ppb以下に抑えられることを確認した。なお、実験においては、低コストの発振器、AD変換器、DA変換器ならびにマイコンを用い、簡易な回路で実装可能なことを示した。この結果をまとめて国内学会で発表した。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
コロナ禍に伴う非常事態宣言下での各種対応等の結果として、本研究課題に対応できる時間が十分に取れなかったため、当初予定では、周波数同期・時刻同期についてFPGAによる実装を行う予定であったが、設計のみで実装に至っておらず評価・検証に遅延が生じている。一方で、ホールドオーバ特性に関しては、当初数値シミュレーションを予定していたが、次年度予定であった実機による基礎検証まで進んでいる。これらのことから、全体として進捗はやや遅れていると評価している。
|
| Strategy for Future Research Activity |
2021年度においては、コロナ禍での対応を鑑みながら、まずは遅延している周波数同期ならびに時刻同期のサブシステムのハードウェア実現について推進していく。その後、統合システムを構成・運用し、実測データを収集していく予定である。併せて、得られた成果について外部発表ならびに論文化を進めていく。
|
| Causes of Carryover |
コロナ禍の影響で学会活動等がリモートとなってしまったため旅費の支出がなく、その分を物品費として使用した結果、最終的に若干の残額が生じた。残額については、2021年度の旅費の一部とする予定である。
|
