2019 Fiscal Year Research-status Report
サイバー攻撃による異常動作検知機能を持ったプロセッサの開発
| Project/Area Number |
19K11968
|
|---|
| Research Institution | University of Nagasaki |
|---|
Principal Investigator |
加藤 雅彦 長崎県立大学, 情報システム学部, 教授 (00536493)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
小林 良太郎 工学院大学, 情報学部(情報工学部), 教授 (40324454)
|
|---|
| Project Period (FY) |
2019-04-01 – 2023-03-31
|
| Keywords | セキュリティ / プロセッサ / サイバー攻撃 / 異常動作検知 / RISC-V |
|---|
| Outline of Annual Research Achievements |
IoTデバイスは特定の目的に特化して作られていることが多く、計算能力やメモリ容量などがPCなどと比べて少ない。そのため、アンチウイルスソフトウェアなどのセキュリティ対策機能を追加で動作させる余裕が無い。そこで、本研究では、IoTデバイスのような限られたリソース上でも最低限のセキュリティ対策機能を実現できるよう、プログラム動作の異常検知機能をCPU内部にハードウェアとして実装し、アンチウイルスソフトなどに依存しない、セキュリティ対策を可能とすることを目的としている。具体的には、プログラムの動作に関連するCPU内部の特定情報を、CPU外部へ出力するプロセッサ機能を開発し、そこから出力される情報を元に、サイバー攻撃によるプログラムの異常動作を適切に学習・分類する判別機をCPU内部に実装する。加えて、FPGAを利用し、本機能をハードウェア実装することで、OSと連携して実際に動作するものを開発することを目指す。2019年度の実績であるが、エミュレーション環境上で、異常検知に適するプロセッサ内部の情報を選定し、内部情報のサンプリングなどによって効率的に機械学習を行い、プログラムの異常動作検知が可能であることを確認した。また、実機での動作を想定し、FPGA上にオープンアーキテクチャのCPUであるRISC-Vを実装し、Linuxを動作させ、さらに、CPUと機械学習の回路を同居して論理合成した場合の回路のサイズを測定し、本機能が回路上も余裕をもって実装可能であることを確認した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
異常検知に必要な情報が特定できていること、十分な精度をもって異常検知が出来ることがシミュレーションにより確認できていること、FPGA上でRISC-Vと異常検知回路の同居が可能であることが確認できていることなど、ほぼ当初の予定通り進行していることを理由とする。
|
| Strategy for Future Research Activity |
今後は研究計画に記載した内容に従い研究を進めるが、加えて、異常検知の高速化やコアの小型化、機械学習の高効率化の可能性について検討を行う。また、CPUとOSを連携させ、現実的に使用可能なプロセッサの開発を推進していく予定である。
|
| Causes of Carryover |
提案機構のハードウェア実装について、計画よりも進捗が早く、2020年度購入予定のハードウェアを先行して購入した為
|
