2020 Fiscal Year Research-status Report

サイバー攻撃による異常動作検知機能を持ったプロセッサの開発

Research Project

Project/Area Number	19K11968
Research Institution	University of Nagasaki
Principal Investigator	加藤雅彦長崎県立大学, 情報システム学部, 教授 (00536493)
Co-Investigator(Kenkyū-buntansha)	小林良太郎工学院大学, 情報学部(情報工学部), 教授 (40324454)
Project Period (FY)	2019-04-01 – 2023-03-31
Keywords	IoTセキュリティ / ハードウェアセキュリティ / 組み込みセキュリティ / 機械学習 / プロセッサ情報 / RISC-V
Outline of Annual Research Achievements	汎用的なコンピュータやスマートフォンに搭載されているCPUは、コア数、動作クロック、メモリ、外部記憶などを増大させることにより性能を向上している。一方、近年必要性が高まっているIoTデバイスは、機能を限定して実装されるため、CPUの計算処理能力やメモリ容量などが汎用のPCと比べて少ない。そのため、アンチウイルスソフトウェアなどのセキュリティ対策機能を追加で動作させる余裕が無く、新たなセキュリティ対策方法が求められている。そこで、本研究では、IoTデバイスのような限られたリソース上でセキュリティ対策を実現できるよう、キャッシュヒット率などを機械学習し、プログラムの異常な挙動を検知する機構をプロセッサ内部に実装する。ソフトウェアの異常動作検知機能をハードウェアとして実装することにより、アンチウイルスソフトに依存しない、セキュリティ対策を可能とすることを目的としている。 2019年度は、異常動作の検知に適するプロセッサ内部情報を選定し、サンプリングによる効率的な学習などの検討をエミュレーション環境で行い、プログラムの異常な挙動が検知可能であることを確認した。提案機構をFPGAに実装するにあたっては、検知を行う判別器をプロセッサに同居させる必要がある。そのためには判別器の回路規模を縮小する必要があり、2020年度は判別器のサイズ削減手法について検討を行うとともに、FPGA上でオープンアーキテクチャのCPUであるRISC-Vを実装し、学習済の判別器を結合させることで、それらが連携して動作することを確認した。
Current Status of Research Progress	Current Status of Research Progress 2: Research has progressed on the whole more than it was originally planned. Reason 異常な挙動を検知するためのプロセッサ情報を特定し、高い精度で検知ができることがシミュレーションで明らかになっており、さらに、現在使用しているFPGAボード（zync-7000）の回路規模でも、RISC-Vと判別器を共存して実装することが可能であることが明らかとなり、試験的な論理合成にも成功している。以上をもって、当初の予定通り進行していると判断する。
Strategy for Future Research Activity	今後は研究計画に記載した内容に従って研究を進める予定である。本研究内容はプロセッサそのものを開発することに近いが、実装環境がFPGAのみでは現実社会への適用に制限がある。また、チップ製造企業との連携、回路規模の縮小化によるコスト削減、判別器の学習内容更新方法などについても解決する必要がある。より実用的にプロダクトアウトするための方法についても今後調査検討を行う。
Causes of Carryover	研究を前倒しで行ったことにより、予定に先行して機材購入が必要となったため