2023 Fiscal Year Annual Research Report
サイバー攻撃による異常動作検知機能を持ったプロセッサの開発
| Project/Area Number |
19K11968
|
|---|
| Research Institution | University of Nagasaki |
|---|
Principal Investigator |
加藤 雅彦 長崎県立大学, 情報システム学部, 教授 (00536493)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
小林 良太郎 工学院大学, 情報学部(情報工学部), 教授 (40324454)
|
|---|
| Project Period (FY) |
2019-04-01 – 2024-03-31
|
| Keywords | IoTセキュリティ / ハードウェアセキュリティ / 組み込みセキュリティ / 機械学習 / プロセッサ情報 / RISC-V |
|---|
| Outline of Annual Research Achievements |
汎用プロセッサは、コア数やキャッシュメモリなどリソースの増大が性能向上につながる。近年のIoTデバイスは通信や暗号化といった複雑な処理を行うためにプロセッサを搭載しているが、利用用途が限定的で低価格販売されるなどの理由により、実装されるリソースは最小限となる。そのため、IoTデバイスではアンチウイルスソフトウェアなど複雑で高性能なセキュリティ対策機能の実装が困難である。
そこで本研究では、サイバー攻撃などによるプログラムの異常動作検知をプロセッサの基本機能として実装し、低リソースのIoTデバイスでセキュリティ対策を実現可能とする。プロセッサが動作した際に得られるキャッシュヒット率や、プログラムカウンタなどの特徴量を学習させた判別器をプロセッサ内部のCPUコアと直接接続し、プロセッサ単体でプログラムの異常な挙動を検知する。
2019年度は、異常動作の検知に適する特徴量を選定し、サンプリングによる効率的な学習などの検討をエミュレーション環境で行い、プログラムの異常な挙動が検知可能であることを確認した。2020年度は判別器のサイズ削減手法について検討を行うとともに、RISC-Vと学習済の判別器を結合させることで、それらが連携して動作することを確認した。2021年度は特徴量変更やCPUと判別器の通信方法を変更することにより、キャッシュを持たない、より小規模なプロセッサに対応する方法を評価検討し、その有効性を確認した。2022年度は、これまでの研究で検討した手法、異常検知に適切な特徴量を用いて、サイズ削減した判別器とRISC-VをFPGA上で接続し、有効性を確認した。さらに、機械学習回路の各種パラメータを書き換え可能とする技術、ネットワークのパケット情報を活用する手法について検討した。2023年度は追加回路のさらなる小型化と省電力化を検討し、期間中合計３件の特許出願を行った。
|
