2019 Fiscal Year Research-status Report
Development of Machine learning IPS processor with ASIC-FPGA Co-design and Wave Pipelining
| Project/Area Number |
19K11969
|
|---|
| Research Institution | Hokusei Gakuen University |
|---|
Principal Investigator |
佐藤 友暁 北星学園大学, 経済学部, 教授 (00336992)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | FPGA / ASIC / IPS / 標的型攻撃 |
|---|
| Outline of Annual Research Achievements |
サイバー攻撃によって，情報漏えいや情報改ざんの被害が多発しています。情報処理推進機構 (IPA)からの発表では，2018年の情報セキュリティ10大脅威の１位として標的型攻撃がランクインされています。本研究の目的は極めて危険な標的型攻撃から情報漏洩を防ぐことを可能にするホストベースIntrusion Prevention System (IPS)を実現することです。標的型攻撃を防ぐためには機械学習による挙動監視型振る舞い検知を行う必要があります。機械学習を用いた処理は高性能なプロセッサが不可欠です。本研究では，我々が開発してきたApplication Specific Integrated Circuit (ASIC)と再構成可能なハードウエアであるField-Programmable Gate Arrays (FPGA)の協調設計と回路全体のウェーブパイプライン化によるIPS向けの機械学習エンジンの開発によって実現します。この目的を達成するために以下について取り組みました。
(1) FPGA (Field-Programmable Gate Array)を使用して，機械学習に必要な回路の開発をおこなった。
(2) 我々が開発を行ったFPGAの回路情報を高速に読み込むために必要となるデータ圧縮を高速・低消費電力で実現するためのアーキテクチャを提案し，国際会議において発表を行いました。
(3) VPS（Virtual Private Server）上にサーバを構築しパケットの収集を行った。
(4)国内外の出張先においても，モバイル通信システム，公衆無線LANサービスにおけるセキュリティの状況について調査を行いました。
|
| Current Status of Research Progress |
Current Status of Research Progress
4: Progress in research has been delayed.
Reason
我々が開発を行ったFPGA上の回路を高速に読み込むために必要な，アーキテクチャの提案と評価を行ったが，この回路の開発の影響でFPGA自身の開発に遅れを生じてしまった。また，COVID-19感染拡大の影響で，研究活動の中断等が発生した。従って上記の進捗状況と判断しました。
|
| Strategy for Future Research Activity |
COVID-19感染が治った場合は，当初の予定通りプロセッサの開発を行いたいと考えています。しかし，COVID-19感染が拡大し，大学内で研究活動が行えない可能性もあります。その場合，自宅においても研究が行えるように，FPGAを使って開発した機械学習アルゴリズムを評価するなどを行いたいと考えています。
|
| Causes of Carryover |
プロセッサ開発が当初予定より遅れている影響で成果発表のための旅費等の支出がなかった。使用計画としては，COVID-19の影響がなくなり出張が可能になればそのための旅費として使用予定である。
|
