• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2019 Fiscal Year Research-status Report

Research and development of true random number generator suitable for IoT devices

Research Project

Project/Area Number 19K11973
Research InstitutionSoka University

Principal Investigator

鳥居 直哉  創価大学, 理工学部, 教授 (10417511)

Project Period (FY) 2019-04-01 – 2022-03-31
Keywords真性乱数生成器 / TRNG / パワーアップテスト / 統計検定 / SP800-90B / AIS20/31
Outline of Annual Research Achievements

IoT(Internet of Things)システムで用いられるIoTデバイスに適したセキュリティ対策は、喫緊の課題となっています。本研究の目的は,IoTデバイスに搭載され,暗号通信の鍵やデバイス内データの暗号化の鍵の元となる乱数を生成する物理乱数生成器(TRNG)に注目し,高いセキュリティを実現するTRNGの実現方法を明らかにすることです。
2019年度の研究所年度の実績は以下のとおりです。
・評価環境の構築:評価環境は、Xilinx社のFPGAを搭載した評価ボード(Diligento社 XC7Z010-1CLG400C)とそれに接続するPCからなります。PCからのコマンド入力により,測定対象TRNGの乱数測定の他、TRNGの起動、停止、構成パラメータの設定など評価に必要な情報を読み書きできます。本評価環境によりFPGAで構成したTRNGを切り替えることにより評価対象となる様々なTRNGの統計評価が可能になります。
・TRNG実装評価:ラッチのメタスタビリティを用いたTRNG(L-TRNG)を実装し、統計評価を行いました。L-TRNGのエントロピー源であるラッチの数は、コマンドにより64個から512個まで64個単位で変化させ評価を行いました。L-TRNGで生成した乱数を測定し、米国NIST SP 800-90B、及びドイツBISのAIS20/31のTRNG向けの統計テストを行い、ラッチ数が128個以上であれば通常の環境で安全な乱数を生成することが分かりました。また、起動直後の乱数系列の評価のためにSP800-90Bのヘルステストやリスタートテストなどを行い,テストに合格することを確認しました。この結果、L-TRNGは起動直後でも高いエントロピーの乱数を生成することが明らかになりました。2020年度以降の評価のために起動後の統計の評価方法についての評価に着手しました。

Current Status of Research Progress
Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

乱数の評価環境の開発が遅れたため。当初、サイドチャネル攻撃向けのボードで開発をすすめていたが、搭載されているFPGAが比較的古く、開発環境もアップデートの予定がないことが分かった。今後使用されるIoTデバイスを想定した場合、最新テクノロジでの評価が本研究には適していると考え、最新のFPGAについて開発を行う評価ボード及び開発環境で実装を行うこととした。古い開発環境での開発は、一部流用可能であったが、新しい開発環境の学習や実装方法の習得に時間がとられ評価環境の完成が当初より4ヶ月程度遅れた。このためL-TRNGの乱数データの取得開始が遅れ、定常時、及び起動直後の乱数系列の評価は完了したが、温度や電圧を変更した場合の評価、及びヘルス回路に関する検討が十分に行えなかった。現在は、開発した環境を用いて遅れを取り戻すべく評価を進めている。

Strategy for Future Research Activity

2020年度は,ラッチべースの物理乱数生成器(L-TRNG)について,温度や電圧などの環境条件を変えた場合に生成される乱数系列の定常時,及び起動直後の評価を行います。そして,起動時を含めてTRNGから生成される乱数をリアルタイムに評価し,乱数源から生成される乱数系列のエントロピーが低下した場合の検知方式やそれを実装したヘルス回路について小規模なハードウェア構成について評価を行います。
また,リングオシレータ等のラッチと異なる乱数源で実現したTRNGについてL-TRNGと同じ開発環境で実装し,定常時及び起動直後の乱数系列について特性評価を行います。異なる乱数源のTRNGの特性について比較評価を行うことにより,各乱数源によるTRNGの特徴を検討します。実装する環境やリソースに応じた最適なTRNGの実装方法や選択の方法について明らかにします。さらに,ヘルス回路に関して乱数源のエントロピーが低下した場合の検知方式やその検知方式についてもL-TRNGと同様に評価を行います。
2021年に向けてIoTデバイス向けの攻撃の従来技術の評価に着手します。IoT向けチップへのサイドチャネル攻撃やTRNGに対する各種攻撃技術の調査,検討をすすめ,IoTデバイスへの各種攻撃を考慮したTRNGの実装や評価に対する総合評価に向けて検討を開始します。

Causes of Carryover

2019年度は、FPGA評価ボードによるTRNGの評価環境の開発が遅れたたため、測定のために準備しておいたアルバイトのための人件費の総額が減少した。2020年度は、これらの残高を活用し測定を精力的にすすめるとともに、当初予定であった計画を推進する。

  • Research Products

    (1 results)

All 2020

All Presentation (1 results)

  • [Presentation] ラッチを用いた物理乱数生成器の乱数の性能評価2020

    • Author(s)
      鳥居直哉、大前 ケビン 秀明
    • Organizer
      電子情報通信学会 ハードウェアセキュリティ研究会

URL: 

Published: 2021-01-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi