2019 Fiscal Year Research-status Report
High Speed FPGA Simulator for Large Scale Quantum Annealing Simulations
| Project/Area Number |
19K11998
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
|
|---|
| Project Period (FY) |
2019-04-01 – 2023-03-31
|
| Keywords | 量子アニーリング / FPGAアクセラレータ / 組み合わせ最適化問題 / 並列計算 |
|---|
| Outline of Annual Research Achievements |
大規模組合せ最適化問題を高速に解くことは交通量シミュレーション，グラフ処理，集積回路設計，人工知能，機械学習などの異種分野で重要である．近年，量子アニーリングシミュレーションが最適解を見つける手法として注目されている．その実装方法として，従来，量子コンピュータやCPU/GPUクラスタが用いられている．量子コンピュータ（D-wave）では極低温での冷却の必要であったり，量子効果を維持するためにチップサイズの大規模化が難解であったりし，気軽に使うことが難しい．現状では効率よく利用できているのが小規模な問題に限られている．従来のCPUで量子アニーリングシミュレーションを行うことも可能であるが，高速化が難しく膨大な処理時間がかかる．
本研究では，大規模組合せ最適化問題のための，（１）量子アニーリングシミュレーションアルゴリズムの高並列な実装方法（２）高並列処理のためのハードウェアアーキテクチャの提案とその実装，（３）大規模問題のため，スケーラビリティの高い計算機システムの提案という３つを重点において研究を行なっている．
初年度では，量子アニーリングアルゴリズムの「トロッター間・トロッター内・スピン内」という多レベルの並列性について分析し，データの依存関係を守りながらトロッター間およびスピン内における高並列処理を可能とするスケジューリング方法を提案した．それに基づき，ハードウェアアーキテクチャを提案し，FPGAという再構成可能な集積回路上に実装した．提案アーキテクチャでは３万スピン以上のシミュレーションの実装が可能になっている．提案したアーキテクチャを複数のFPGAへ拡張することにより，さらに大規模なシミュレーションシステム設計の期待が高まっている．２年度目以降は，大規模化，精度の向上および定量的評価を行う予定である．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
今年度では，量子アニーリングシミュレーションに関しては，（1） 処理の並列生とその実装方法と（2） シミュレーションの精度の向上に重点を置いて研究を行なった．
1. 処理の並列生とその実装方法： 量子アニーリングでは，「トロッター間・トロッター内・スピン内」という多レベルの並列性がある．その中で，スピン内の並列生は比較的実装しやすく，従来の研究により実現されている．しかしながら，この並列生を効率よく利用するためには，非常に大きいメモリアクセス帯域が必要である．FPGAを使った実装では，３２倍以上の並列生を出すことが難しく，CPUを使った場合は６コア以上になると処理速度が上がらないことが明らかになった．そこで，トロッタ間の並列生について研究を行なった．トロッタ間の計算においてはデータの依存性があり，その依存性を守りながら並列計算を行う手法を提案した．そこで，スピン内とトロッタ間の並列生を同時に考慮したアクセラレータアーキテクチャを提案した．提案したアーキテクチャをFPGAという再構成可能な集積回路で実装し，従来のシングルコアCPUの290倍高速な処理を実現できた．この研究成果を「IEEE Transactions on Emerging Topics in Computing」論文誌において「Highly-Parallel FPGA Accelerator for Simulated Quantum Annealing」との論文にて発表した．
2. シミュレーションの精度向上： グラフカット問題において，トロッター数の変更により解の精度への影響を研究した．その結果，トロッター数が増加すると解の精度が上がる傾向にあることが明らかになった．従来は，トロッタ数が増えると計算時間も増加するが，提案のトロッターの並列処理により，処理時間増加がなく解の精度を向上できる．
|
| Strategy for Future Research Activity |
今後は，初年度で設計したアクセラレータをベースとし，処理速度の向上，処理精度の向上，大規模化や低消費電力化という複数の面からの改善をめさず．組み合わせ最適化問題の種類により必要なスピン数，結合数，演算精度や制約条件は大きく異なる．例えば「分割問題」には全結合が必要であるが「巡回セールスマン問題」には部分結合が十分であり，その結果最適なスピン数，スピン間接続の構造，要求される演算精度などが大きく異なる．また，実装に使うFPGAでは，ハードウェアリソースやメモリ帯域が限られている．そのため，各最適化問題にもっとも適するカスタムアクセラレータアーキテクチャの最適設計理論に関する研究を行う．
量子アニーリングシミュレーションの精度は，アクセラレータの演算精度，シミュレーションパラメータ，乱数の質，スピン数に対するトロッター数などの様々な要因に依存する．それらの関係が明らかにすることで，大幅な計算速度向上が可能になる．そのため，異なる問題事例において処理結果の精度，処理時間と並列度を総合的に評価することが重要であり，それに向けて研究を進めている．
大規模なシミュレーションを実装するため，複数のFPGAを用いて高並列処理を行う必要がある．そのため，FPGAの数とともに，対応可能な問題の規模も線形に増えていくことが望ましい．その様なスケーラビリティの高いシステムアーキテクチャの設計について研究を行う．さらに，大規模システムでは消費電力の増加が重要な課題であ．FPGAの用いたカスタムアクセラレータ設計により，低消費電力なシステム構築について研究する．
最終年度では，D-waveなどの量子コンピュータや従来のスーパーコンピュータなどと比較し，処理速度，処理精度，対応可能な問題の規模，消費電力などの様々な面から定量的評価を行う．
|
